Este trabalho descreve uma ferramenta de implementação automática, o Gerador de Partes Operativas. A ferramenta encontra-se inserida em uma metodologia de projeto, que por sua vez é voltada para uma certa classe de circuitos. Primeiramente, é estuda a metodologia, assim como são tecidas considerações em relação ao projeto automático de sistemas. A busca de modelos de sistemas digitais eficientes, sua formalização e uma proposta de método de implementação são também abordados. Através de estudos em relação a diferentes implementações de algoritmos em silício surge a realização de diferentes circuitos, que serão a base da ferramenta. Finalmente, é apresentada a ferramenta, que tem como características básicas a independência de tecnologia, a parametrização elétrica e topològica e a avaliação elétrica embutida. Os procedimentos que lograram atingir estas características são detalhados, apresentando-se exemplos de utilização da ferramenta. / This work describes an automatic implementati n tool, the Gerador de Partes Operativas (data path generator). The tool belongs to a design methodology, which is tuned to a certain class of circuit. The methodology used is studies, and some considerations over the implementation problem are apresented. The search for efficient digital systems models is also studied, and a proposition for thelr automatic imp lementation is formalized. Different implementations of algorithms in silicon lead to different circuits, whose study Is the base for this tool. Finally, the tool it self is showed, having independence, electrical and compositional parameters and an embbebed electrical evaluator. The steps used to reach these features are shown, as well as examples of the use of the tool.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2008. / Submitted by Larissa Ferreira dos Angelos (ferreirangelos@gmail.com) on 2010-03-11T02:46:11Z No. of bitstreams: 1 2008_GenivalMarianoAraujo.pdf: 1959581 bytes, checksum: 754529fad8e8a9462e5a3f6e1ad64df0 (MD5) / Approved for entry into archive by Carolina Campos(carolinacamposmaia@gmail.com) on 2010-03-24T12:11:10Z (GMT) No. of bitstreams: 1 2008_GenivalMarianoAraujo.pdf: 1959581 bytes, checksum: 754529fad8e8a9462e5a3f6e1ad64df0 (MD5) / Made available in DSpace on 2010-03-24T12:11:10Z (GMT). No. of bitstreams: 1 2008_GenivalMarianoAraujo.pdf: 1959581 bytes, checksum: 754529fad8e8a9462e5a3f6e1ad64df0 (MD5) Previous issue date: 2008-12-05 / Este trabalho apresenta o desenvolvimento do projeto de um conversor tensão-corrente que será agregado a uma interface analógica de um sistema em chip. O conversor VI, como será chamado, é responsável pela conversão dos sinais de tensão, provenientes de um circuito condicionador de sinais, em sinais de corrente antes de Serem entregues um conversor analógico UM-Um conversor (digital / D). Todo desenvolvimento do projeto foi feito na tecnologia CMOS 0,35 μm utilizando programas CAD para captura de esquemático simulação, verificação de regras de projeto, comparação Leiaute esquemático xe Extração de parasitas. A metodologia utilizada foi a de desenvolvimento de projeto analógico, partindo de uma hierarquia de blocos até chegar a um nível de hierarquia mais alto. ______________________________________________________________________________________ ABSTRACT / This work presents the design of a voltage-to-current converter that will be aggregated to an analog interface of a system-on-chip. The V-I converter, as it will be called, is responsible for converting the voltage signals acquired from a signal conditioner circuit into current signals before delivering them to an analog-to-digital converter (A/D converter). The design was developed based on 0.35 μm CMOS process technology using Cadence EDA software for schematic capture, simulation, design rules check, layout versus schematic comparison and parasitic resistence and capacitance extraction. A bottom-up analog design methodology was used, i.e., the blocks were implemented and then integrated in the final system.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2009. / Submitted by Larissa Ferreira dos Angelos (ferreirangelos@gmail.com) on 2010-04-28T17:49:44Z No. of bitstreams: 1 2009_JoaoVitorBernardoPimentel.pdf: 1918907 bytes, checksum: ca4b044c1ae105ea2a351e751dc25f03 (MD5) / Approved for entry into archive by Lucila Saraiva(lucilasaraiva1@gmail.com) on 2010-04-29T21:18:09Z (GMT) No. of bitstreams: 1 2009_JoaoVitorBernardoPimentel.pdf: 1918907 bytes, checksum: ca4b044c1ae105ea2a351e751dc25f03 (MD5) / Made available in DSpace on 2010-04-29T21:18:09Z (GMT). No. of bitstreams: 1 2009_JoaoVitorBernardoPimentel.pdf: 1918907 bytes, checksum: ca4b044c1ae105ea2a351e751dc25f03 (MD5) Previous issue date: 2009-08-07 / Este trabalho propõe uma metodologia de descrição de células VLSI analógicas e de sinal misto como blocos de propriedade intelectual (IP). A metodologia foi aplicada em blocos de circuitaria analógica e de sinal misto um conversor tensão-corrente e um conversor analógicodigital, previamente projetados em tecnologia CMOS como estudos de caso. Foram realizadas adaptações aos blocos para se adequarem ao contexto de IPs analógicos e construídos modelos de alto-nível dos circuitos, permitindo avaliar sua funcionalidade sem o conhecimento da topologia interna. Os resultados obtidos dos estudos de caso, principalmente simulações de modelos de alto nível de abstração do circuito, foram analisados para avaliar a metodologia proposta e propôr trabalhos futuros. _________________________________________________________________________________________ ABSTRACT / This work proposes a methodology for the description of analog and mixed-signal VLSI cells as intellectual property (IP) blocks. The methodology was applied on analog/mixed-signal circuitry blocks - a voltage-to-current converter and an analog-to-digital converter, previously designed in CMOS technology - as study cases. Adaptations were performed in the blocks to make them adequate to an analog IP context, and high-level models of the circuits were built, allowing for assessing their functionality with no knowledge of internal architecture. The achieved results from the study case, especially high abstraction-level simulations, were analysed to evaluate the proposed methodology and to propose future work.

Tese (doutorado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2006. / Submitted by Thaíza da Silva Santos (thaiza28@hotmail.com) on 2011-02-11T01:23:35Z No. of bitstreams: 1 2006_CarlosAlbertoTenorioCarvalhoJunior.pdf: 2629276 bytes, checksum: bcaf33b03adf4a0a77745682f35bcf90 (MD5) / Approved for entry into archive by Daniel Ribeiro(daniel@bce.unb.br) on 2011-02-16T01:04:02Z (GMT) No. of bitstreams: 1 2006_CarlosAlbertoTenorioCarvalhoJunior.pdf: 2629276 bytes, checksum: bcaf33b03adf4a0a77745682f35bcf90 (MD5) / Made available in DSpace on 2011-02-16T01:04:02Z (GMT). No. of bitstreams: 1 2006_CarlosAlbertoTenorioCarvalhoJunior.pdf: 2629276 bytes, checksum: bcaf33b03adf4a0a77745682f35bcf90 (MD5) / Este trabalho apresenta um novo conceito para a aceleração do método TLM bidimensional (TLM-2D). A técnica baseia-se na utilização de saltos controlados no passo de tempo em conjunto com a redução de ordem de modelo, obtendo assim um processamento mais rápido. Estes saltos são numericamente estáveis e podem resultar em considerável redução na utilização do processador. Para tornar o método mais eficiente emprega-se a redução de ordem de modelo por meio da decomposição de Schur ou via decomposição em autovalores, utilizando a transformada Z. Além disso, apresenta-se aplicações da envoltória complexa na modelagem numérica utilizando o método TLM-JSN (Transmission Line Matrix - John´s Super Node) e adaptação da técnica de diakópticas na modelagem TLMJSN. A metodologia é validada através de comparações com o método TLM convencional, mediante o cálculo de diversas estruturas. _________________________________________________________________________________ ABSTRACT / This work presents a new concept for the acceleration of the TLM method. The technique is based on the use of controlled timestep jumps together with model order reduction. This results in faster processing. These jumps are numerically stable and can result in considerable computational savings. The method can be optimized through model order reduction using Schur decomposition or through Z-transform eigenvalue decomposition. In addittion, this work presents the application of the complex envelope in TLM-JSN (Transmission-Line Matrix - John’s Super Node) together with the appllication of diakoptics techniques. The methodology is validated through comparisons with the method TLM conventional, by the calculation of several structures.

Este trabalho descreve uma ferramenta de implementação automática, o Gerador de Partes Operativas. A ferramenta encontra-se inserida em uma metodologia de projeto, que por sua vez é voltada para uma certa classe de circuitos. Primeiramente, é estuda a metodologia, assim como são tecidas considerações em relação ao projeto automático de sistemas. A busca de modelos de sistemas digitais eficientes, sua formalização e uma proposta de método de implementação são também abordados. Através de estudos em relação a diferentes implementações de algoritmos em silício surge a realização de diferentes circuitos, que serão a base da ferramenta. Finalmente, é apresentada a ferramenta, que tem como características básicas a independência de tecnologia, a parametrização elétrica e topològica e a avaliação elétrica embutida. Os procedimentos que lograram atingir estas características são detalhados, apresentando-se exemplos de utilização da ferramenta. / This work describes an automatic implementati n tool, the Gerador de Partes Operativas (data path generator). The tool belongs to a design methodology, which is tuned to a certain class of circuit. The methodology used is studies, and some considerations over the implementation problem are apresented. The search for efficient digital systems models is also studied, and a proposition for thelr automatic imp lementation is formalized. Different implementations of algorithms in silicon lead to different circuits, whose study Is the base for this tool. Finally, the tool it self is showed, having independence, electrical and compositional parameters and an embbebed electrical evaluator. The steps used to reach these features are shown, as well as examples of the use of the tool.

Made available in DSpace on 2014-06-12T15:52:44Z (GMT). No. of bitstreams: 1 license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2009 / Com a necessidade de melhorar o produto de software para aumentar a competitividade no mercado, as empresas e profissionais de Tecnologia da Informação iniciaram a busca pela qualidade, e para isso, passaram a fazer uso de vários modelos de melhores práticas e disciplinas como RUP [IBM, 2008], CMMI [CMU/SEI, 2007], PMBOK [PMI, 2004], MPS-BR [SOFTEX, 2008], Normas ISO [ABNT, 2004], COBIT [ISACA, 2008] e ITIL [ITIL, 2008] entre outros. Contudo, embora cada um tenha trazido sua importante colaboração para a área de TI1 e para a melhoria do processo de software, o processo de implantação do software no usuário final não recebeu tratamento de processo específico e necessário, levando a que vários projetos de software tenham insucesso na sua conclusão. O tratamento dado ao processo de implantação de software pelos modelos e disciplinas atuais, desconsidera a complexidade de implantação dos grandes sistemas integrados de gestão conhecidos como ERP2, e também dos sistemas específicos aplicados a grandes corporações e governos, fazendo com que as empresas desenvolvedoras destes softwares, criem e apliquem metodologias de implantação customizáveis e proprietárias que são tratadas como patrimônio. O objetivo deste trabalho é criar uma metodologia de implantação de software corporativo, que são os softwares utilizados por um grande número de usuários numa mesma corporação, que considere as condições iniciais necessárias para a instalação e disponibilização do software através de um planejamento, que identifique os usuários chave que serão responsáveis pela disseminação do uso do software na organização, que dê treinamento e acompanhamento aos usuários finais do software e execute todo o processo de implantação numa sequência natural, de forma que a metodologia possa ser utilizada e adaptada por adquirentes de software e consultorias de implantação que não tenham uma metodologia apropriada

Made available in DSpace on 2014-06-12T15:55:59Z (GMT). No. of bitstreams: 2 arquivo2337_1.pdf: 8584551 bytes, checksum: 7697ea5bb7c40f2beec2e8f009d00cda (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2009 / Conselho Nacional de Desenvolvimento Científico e Tecnológico / Os Sistemas Integrados de Gestão Empresarial, também conhecidos como ERPs, são utilizados cada vez mais nas organizações de vários portes e setores. São sistemas de Informação desenvolvidos por produtoras de software aplicativo, com a característica de prover um conjunto funcionalidades padronizadas e de escopo amplo para suportar os processos de negócios das empresas que os adotam. As empresas produtoras destes sistemas adotam modelos de maturidade e de processos de gerenciamento do ciclo de vida do desenvolvimento para alcançar a qualidade do produto final no atendimento concreto dos requisitos funcionais e não-funcionais. As organizações usuárias destes Sistemas Integrados de Gestão Empresarial os configuram através de parametrizações de dados que determinam o comportamento das funcionalidades, de acordo com suas próprias necessidades e demandas de negócio. Esta dinâmica operacional de uso e configuração dos parâmetros dos Sistemas Integrados de Gestão Empresarial envolve riscos organizacionais que podem ser reduzidos. Nesta pesquisa apresentamos uma proposta de um conjunto de práticas que foram elaboradas a partir do processo empresarial unificado, proposto por Scott W. Ambler, que estende o gerenciamento do ciclo de vida do software, o gerenciamento empresarial de riscos proposto pelo COSO e o gerenciamento de mudanças e configuração proposto pelo ITIL, focando reduzir os riscos relacionados às alterações de conteúdo nos parâmetros dos Sistemas Integrados de Gestão Empresarial

Orientador: Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T04:17:08Z (GMT). No. of bitstreams: 1 Maltione_Ricardo_M.pdf: 11482119 bytes, checksum: 07cf928b2ccbc275265d6e812149845b (MD5) Previous issue date: 1994 / Resumo: O AMPLIFICADOR DIGITAL é um amplificador de tensões baseado na técnica de QUANTIZAÇÃO, que consiste essenciahnente de uma forma de processamento em amplitude, de sinais discretizados no tempo, baseado na operação programada de acumuladores analógicos. Na implementação clássica de amplificadores, utiliza-se comumente um amplificador operacional, em uma estrutura realimentada, onde o ganho é definido pela razão de dois resistores. Uma outra técnica utiliza capacitores chaveados, onde o ganho é definido pela razão de dois capacitores. Na técnica de QUANTIZAÇÃO, propõe-se uma nova estrutura, onde o ganho é determinado pela razão de duas fteqüências, não apresentando assim limitação, a nivel estrutural, de precisão e estabilidade associada a componentes passivos, sendo uma das suas características intrínsecas a programabilidade, uma vez que o ganho é definido por dois sinais digitais. Esta técnica é voltada para a implementação de circuitos integrados em tecnologia MOS, encontrando vantagens no universo dos circuitos analógicos de precisão e possibilitando sua integração com circuitos digitais em uma única pastilha (CHIP). Entretanto existem diversas fontes de erros na implementação real da estrutura do amplificador sendo, um dos mais críticos, causado pelo fenômeno de injeção de cargas associado às chaves analógicas MOS na transição condução-corte. Nesté trabalho são analisadas várias montagens com componentes off the shelf, simulações,e a implementação de um circuito integrado implementadoatravés do Projeto Multi-Usuário (PMU), em tecnologia CMOS -N -WELL / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Orientador: Alberto Martins Jorge / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T10:28:20Z (GMT). No. of bitstreams: 1 CharrySierra_Ximena_M.pdf: 5092316 bytes, checksum: f3281f9aabede935dc3fd997de01dba8 (MD5) Previous issue date: 1996 / Resumo: Este trabalho tem por objetivo o estudo de dois comparadores de corrente, conhecidos como Comparador de Corrente com Efeito de Modulação de Canal e Comparador de Corrente com Realimentação Positiva. Foi realizado o projeto dos comparadores de corrente, bem como as simulações e análises OC e transiente para avaliar o desempenho dos mesmos. Como resultados obtidos, tem-se que o comparador de corrente com efeito e modulação de canal obteve uma resolução de 8 bits para uma faixa dinâmica entre 10 'mu'A e 100 'mu'A. Para diferenças entre as correntes de entrada e de referência acima dos 10 'mu'A a freqüência de operação se manteve acima de 100 MHz, para uma capacitância de carga interna de 0.1 pF. O comparador de corrente com realimentação positiva obteve alta resolução (maior que 10 bits). Porém, a freqüência de operação do circuito permaneceu entre 50 a 60 MHz para diferenças de correntes maiores que 12 'mu'A utilizando a mesma carga capacitiva. Como aplicação dos comparadores de corrente foi escolhido um conversor A/D algorítmico em modo corrente. De acordo com os resultados apresentados anteriormente, conclui-se que o comparador de corrente com efeito de modulação de canal obteve maior freqüência de operação, enquanto o comparador de corrente com realimentação positiva teve um melhor desempenho, no que se refere à resolução. Dado que o conversor A/D algorítmico se caracteriza pela baixa taxa de conversão, para sua implementação foi escolhido o comparador de corrente com realimentação positiva. No conversor A/D projetado, a resolução alcançada foi de 10 bits, para uma freqüência de operação de 40 KHz. Houve a necessidade de se utilizar espelhos de corrente do tipo cascode regulado modificado. Porém, erros associados aos espelhos de corrente comprometeram o melhor desempenho do conversor A/D. Como já se previa, o comparador de corrente com realimentação positiva apresentou um excelente desempenho ao atuar no conversor A/D, tanto na freqüência de operação como na resolução / Abstract: The rnain objective of this work is the study of two current comparators, known as Channel Lenght Modulation Current Cornparator and Positive Feedback Current Cornparator. The design of the cornparators were done, as well as simulations, OC and transientanalysisto verifytheir perforrnance. As final results, the channellenght modulation current cornparator had an 8 bit resolution, with a dinarnic range between 10 'mu'A and 100 'mu'A. When the diference between the reference current and the input current was higher than 10 ?mu'A, the operation frequency kept higher than 100 MHz, for a load capacitance of 0.1 pF. The positive feedback current cornparator had higher precision (more than 10 bits). Nevertheless, the operation frequency kept between 50 and 60 MHz for current diferences higher than 12 'mu'A, with the sarne capacitive load. A current mode algorithrnic A/D converter was chosen as an aplication of the current cornparators. With the results above presented, it can be seen that the channel lenght rnodulation current cornparator had higher operation frequency, and the positive feedback current cornparator had a better perforrnance, when taking into account precision. As the algorithmic A/D converter is caracterized bya low conversion rate, the cornparator chosen was the positive feedback one. On the A/D converter designed, a 10 bits precision was reached, for an operation frequency of 40 KHz. It was necessay to use rnodifyed regulated cascode current rnirrors. Altough, small errors associated to the current rnirrors cornprornised a better perforrnance of the converter. As it was forseen, the positive feedback current cornparator presented an excelent performance inside the A/D converter, in frequency and precision / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Orientador: Roge Romeu Scarabucci / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-23T00:28:31Z (GMT). No. of bitstreams: 1 FortesJunior_WaldemarBustamante_M.pdf: 14877023 bytes, checksum: a64d193e65d378e3b1b00af78999e551 (MD5) Previous issue date: 1997 / Resumo: A constante evolução das redes de comunicação da simples rede telefônica, para redes cada vez mais complexas, que servirão de suporte para a prestação de serviços integrados com alta disponibilidade de banda, é o principal fator motivador para este trabalho. Com a Rede Digital de Serviços Integrados ¿ Faixa Larga (RDSI ¿ FL), vários paradigmas serão quebrados sendo algumas destas mudanças abordadas: Os aspectos da sinalização existentes nestas redes e como ocorre a evolução da sinalização existente nas primeiras redes telefônicas até a que está sendo proposta para a RDSI-FL; tendo sido, a maior parte das informações acerca da sinalização proposta para a RDSI-FL, estruturada neste trabalho a partir de Draft¿s do ITU-T. A evolução do serviço prestado, o qual ainda é, em sua maioria suportado pela Rede Telefônica, podendo o usuário, a partir de um simples aparelho telefônico conectado a uma ¿tomada telefônica¿ em sua casa ou ambiente de trabalho, poderá estabelecer simultaneamente chamadas de voz, dados e vídeo com alta disponibilidade de banda, utilizando-se várias tomadas de serviços onde poderá conectar qualquer destes terminais, estando todas elas conectadas a uma mesma interface de acesso à RDSI-FL. Para que este novo paradigma seja suportado, no acesso do usuário à rede, se faz necessário, dentre outras coisas, que se tenha o protocolo de metasinalização, cuja gerência é projetada e implementada neste trabalho sendo seus principais aspectos discutidos / Abstract: Not informed. / Mestrado / Eletronica e Comunicações / Mestre em Engenharia Elétrica