Orientador: Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-18T14:05:35Z (GMT). No. of bitstreams: 1 Germanovix_Walter_M.pdf: 4356348 bytes, checksum: f977be7a83c04c863a401ab70550eb47 (MD5) Previous issue date: 1993 / Resumo: Transmissores de loop de corrente, alimentados por uma unidade central, são os meios mais usados para interfaceamento de sensores remotos e equipamentos de leitura de dados, de um sistema de controle de processo. Estes transmissores fornecem um condicionamento ¿in loco¿ do sinal produzido pelo sensor, estabelecendo uma relação linear entre o sinal do sensor e a corrente de loop. O transporte de informação, por meio da modulação de insensível às corrente, tem a vantagem de ser bastante interferênciais ambientais. Alem disso, a informação pode ser facilmente lida pela central que alimenta o transmissor. Normalmente, toda unidade remota, que consiste de um transmissor de loop de corrente e um sensor, é conectada individualmente a um equipamento de leitura de dados através de um par de fios. Consequentemente quando um numero grande de sensores é envolvido, uma grande quantidade de cabos convergem para a central, causando dificuldades para a expansão e manutenção do sistema. Este trabalho descreve uma técnica de endereçamento, específica para esta aplicação, utilização que permite a utilização de apenas um par de fios do qual compartilham diversas unidades remotas. Resultados de uma montagem experimental, que inclui uma linha de transmissão de 400 m, com três unidades remotas endereçáveis são apresentados / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Orientador: Ivanil Sebastião Bonatti / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-18T21:28:08Z (GMT). No. of bitstreams: 1 Silva_AlexandreCesarRodriguesda_D.pdf: 7276095 bytes, checksum: d0608097ff65b897c2a32b4352060fab (MD5) Previous issue date: 1993 / Resumo: Este trabalho trata do problema de simplificação de funções booleanas e da redução de estados, em máquinas de estados finitos, modelando-os como um problema de programação matemática. Na minimização lógica, os implicantes são gerados aplicando-se o algoritmo do consenso numa árvore binária que representa a função booleana. A cobertura mínima é obtida resolvendo-se um problema de programação linear inteira 0 e 1, cuja função objetivo é a soma ponderada de todos os implicantes primos e as restrições correspondem a soma dos implicantes primos que cobrem cada mintermo da função. Na minimização de funções booleanas com múltiplas saídas o problema de cobertura mínima pode ser modelado como um problema matemático não linear dependendo do critério de otimização utilizado. o método de geração de classes de compatibilidades máximas foi utilizado para a redução de estados. A função objetivo é formulada como a soma das classes primas sujeita às restrições de cobertura e fechamento. Uma vez formulado como um problema de programação matemática, a minimização de funções booleanas e a redução de máquinas de estados se abrem para as novas técnicas desenvolvidas nessa área de pesquisa / Abstract: This work proposes a method of dealing with the problem of boolean function minimization and finite state machine reduction by modeling each of them as a mathematical programming problem. In the logic minimization, prime implicants are generated by applying the consensus algorithm in the binary decision tree that represents a boolean function. A minimal cover can then be obtained by solving an integer linear program with objective function as a weighing sum of prime implicants whose constraints are the sums of prime implicants covering each minterm. In a multiple-output boolean function minimization, a minimal cover problem may be modelled as a non-linear mathematical problem depending on the specific optimization criterion that is used. The method of generating the maximal compatibility classes has been used for the state reduction phase. The objective function is formulated as the sum of the prime classes, and the constraints are due to restrictions of covering and closure. Once formulated as a mathematical programming problem, the boolean function minimization and the state machine reduction are opened to the new techniques that have been developed in this research area / Doutorado / Doutor em Engenharia Elétrica

Orientador: Francisca Aparecida de Camargo Pires / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica / Made available in DSpace on 2018-07-19T19:04:56Z (GMT). No. of bitstreams: 1 Galan_CarladeFreitas_M.pdf: 5024291 bytes, checksum: 50f2cffdc8bf1beff0f2ec53872f5be5 (MD5) Previous issue date: 1994 / Resumo: Este trabalho tem por objetivo o desenvolvimento de uma ferramenta didática, baseada em circuitos integrados para a simulação analógica de linhas de transmissão. Os resultados obtidos proporcionam uma análise quantitativa das tensões e correntes presentes ao longo de uma linha de transmissão. Realizar uma Simulação Analógica de uma Linha de Transmissão requer a escolha do modelo para representá-la e dispor dos parâmetros estimados da mesma. Neste sentido, foi feito um estudo das Linhas de Transmissão com a finalidade de determinar o modelo a ser implementado. Assim como, realizou-se um estudo das configurações possíveis de serem obtidas através de Amplificadores Operacionais. Na implementação foram consideradas as relações entre as equações dos parâmetros da linha s das aplicações com operacionais, fazendo-se uma analogia, bem como, uma equivalência das grandezas envolvidas na Linha de Transmissão e no hardware desenvolvido. Para implementar o circuito proposto, utilizou-se como exemplo três linhas reais, do sistema ANDE/ITAIPU, sendo uma curta, uma média e uma longa. Os resultados foram verificados através de cálculos analógicos e simulações no software SPICE íd2, tanto das linhas reais como do circuito projetado. Tais resultados mostraram-se adequados aos propósitos iniciais deste presente trabalho / Abstract: The main goal of this work was the development of a didatic tool, based on integrated circuits, for the analog simulation of transmission lines. The obtained results allow for a quantitative analysis of the currents and voltages along the line. Initially, a study of transmission line models were carried out. As the circuit was implemented with operational amplifiers based cells, this components and its basic configurations were also analysed. The basic idea of the circuit, was to simulate each transmission line equation by a suitable operational amplifier based circuit, in wich the mathematical relation between output and input voltages were the same of the equation being represented. The units of the quantities being represented were scaled to be compatible with the voltage levels present at the simulating circuit. To test the circuit, comparisons were made between circuit analysis, SPICE simulations and the results provided by the circuit for three real lines, a short, a medium and a long one, chosen from the ANDE/ITAIPU system. Good concordancy were achieved for all cases and the circuit has considered to have fulfilled the initial proposal of the project / Mestrado / Mestre em Engenharia Elétrica

O trabalho tem por objetivo mostrar uma técnica de depuração de circuitos integrados VLSI, utilizando um microscópio eletrônico de varredura (MEV) aliado ao fenômeno de contraste por tensão. São abordadas a descrição da ferramenta, técnicas de observação e depuração dos circuitos, bem como, são sugeridas estratégias de concepção visando facilitar a depuração dos circuitos. Embora tenham sido utilizados circuitos NMOS para realizar as experiências, a técnica é aplicável a circuitos MOS em geral. Resultados experimentais, utilizando circuitos projetados no PGCC, são apresentados.

Dissertação apresentada para obtenção do grau de Doutor em Engenharia Electrotécnica e de Computadores, na Faculdade de Engenharia da Universidade do Porto, sob a orientação do Prof. Doutor José Manuel de Araújo Baptista Mendonça

O trabalho tem por objetivo mostrar uma técnica de depuração de circuitos integrados VLSI, utilizando um microscópio eletrônico de varredura (MEV) aliado ao fenômeno de contraste por tensão. São abordadas a descrição da ferramenta, técnicas de observação e depuração dos circuitos, bem como, são sugeridas estratégias de concepção visando facilitar a depuração dos circuitos. Embora tenham sido utilizados circuitos NMOS para realizar as experiências, a técnica é aplicável a circuitos MOS em geral. Resultados experimentais, utilizando circuitos projetados no PGCC, são apresentados.

O trabalho tem por objetivo mostrar uma técnica de depuração de circuitos integrados VLSI, utilizando um microscópio eletrônico de varredura (MEV) aliado ao fenômeno de contraste por tensão. São abordadas a descrição da ferramenta, técnicas de observação e depuração dos circuitos, bem como, são sugeridas estratégias de concepção visando facilitar a depuração dos circuitos. Embora tenham sido utilizados circuitos NMOS para realizar as experiências, a técnica é aplicável a circuitos MOS em geral. Resultados experimentais, utilizando circuitos projetados no PGCC, são apresentados.

Orientador : Jose Antonio Siqueira Dias / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-03T22:19:04Z (GMT). No. of bitstreams: 1 Melo_WellingtonRomeirode_M.pdf: 2432578 bytes, checksum: 9e5b1bb341c4c2a6921721ebacc67ae8 (MD5) Previous issue date: 2004 / Mestrado

Dissertação (Mestrado em Engenharia Elétrica) - Centro Universitário da Fei, São Bernardo do Campo, 2014

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica / Made available in DSpace on 2012-10-23T13:34:57Z (GMT). No. of bitstreams: 0 / Este trabalho apresenta um modelo compacto para a tensão de Early do transistor MOS em inversão fraca e moderada. Utilizando as equações do modelo ACM (Advanced Compact Mosfet Model) e incluindo os efeitos de canal curto relevantes como o DIBL e a modulação do comprimento das zonas de depleção de dreno e fonte, chega-se a um modelo compacto para a tensão de Early que proporciona aproximações úteis para o projetista de circuitos integrados. Para extração de parâmetros do modelo proposto foram feitas medidas experimentais em transistores de diversos comprimentos, níveis de inversão e tensões de dreno. As curvas traçadas de acordo com o modelo compacto e com parâmetros extraídos para dispositivos em tecnologia CMOS 0,35 m são comparadas às curvas experimentais. Os resultados obtidos comprovam a eficiência do modelo como uma aproximação para cálculos de primeira ordem.