L'électronique de puissance prend une place croissante dans le domaine automobile, avec notamment l'apparition de systèmes de motorisation mixte thermique-électrique (véhicules hybrides). Dans cette optique, les outils de conception des convertisseurs basse tension doivent être suffisamment précis pour réduire les phases de prototypage, mais également pour analyser la robustesse d'un convertisseur face aux inévitables dispersions d'une fabrication en grande série.<br>Dans la première partie, nous proposons un modèle de MOSFET valide dans les différentes phases de fonctionnement rencontrées dans un onduleur (commutation du transistor, de sa diode interne, et fonctionnement en avalanche notamment). La nécessité de modélisation du câblage est ensuite démontrée, puis nous présentons la méthode de modélisation, reposant sur l'utilisation du logiciel InCa. <br>La seconde partie de cette thèse, qui repose principalement sur une démarche expérimentale, permet d'identifier les paramètres du modèle de MOSFET puis de valider la modélisation complète du convertisseur vis-à-vis de mesures. Pour cela, nous avons choisi un critère de comparaison très sensible aux erreurs de modélisation : le niveau de pertes du convertisseur. La mesure de ces pertes est effectuée par calorimétrie. <br>Nous en concluons que la modélisation proposée atteint une précision satisfaisante pour pouvoir être exploitée dans une démarche de conception, ce qui fait l'objet de la dernière partie de cette thèse. La simulation est alors utilisée pour étudier l'influence du câblage et de la commande sur les pertes d'un bras d'onduleur, puis pour étudier la répartition du courant entre transistors d'un assemblage en parallèle en tenant compte de leurs dispersions de caractéristiques. Une telle étude ne pourrait que très difficilement être effectuée de façon expérimentale (elle nécessiterait la modification du circuit pour insérer les instruments de mesure), ce qui montre l'intérêt de la conception assistée par ordinateur en tant qu'outil d'analyse.

Les outils informatiques deviennent incontournables pour les concepteurs de circuits en électronique de puissance. Les étapes de tests sur prototypes n'échappent pas à cette règle. Le travail présenté dans ce manuscrit s'inscrit dans cet axe de " prototypage informatique ". Il met en avant l'étude de l'environnement électromagnétique des composants de puissance. Plus précisément, les imperfections dues au câblage seront étudiées. Dans un premier temps, les inductances parasites sont étudiées pour des structures particulières de câblage : la technologie busbar. Cette étude s'inscrit dans une volonté d'intégrer le câblage comme un composant à part entière dans les logiciels. Une méthode permettant de s'affranchir des déséquilibres en courant dans les composants mis en parallèles est également présentée. Dans une deuxième partie, l'aspect capacitif est pris en compte. Le but de cette étude est de trouver une méthode rapide et efficace de déterminer les capacités parasites de systèmes complexes. Une comparaison de plusieurs logiciels est donc effectuée. La méthode retenue est une adaptation de la méthode PEEC. Celle-ci est validée par des mesures.

Ce mémoire apporte une aide à la conception de la connectique des structures d'Electronique de Puissance. Une méthode d'optimisation des structures a été mise en place. La première partie présente une méthode de modélisation du câblage. Celle-ci repose sur une méthode analytique: la méthode PEEC, qui calcule un schéma électrique équivalent de tout type de connectique. Cette méthode, couplée à une technique d'analyse des circuits électriques, permet une étude indépendante des solveurs de circuits. Sur le même principe, une modélisation électrodynamique de la structure a été développée. Dans une deuxième partie, une méthode déterministe d'optimisation â été utilisée pour améliorer les structures. Elle a nécessité le développement de l'analyse de sensibilité associée à notre méthode PEEC. Les résultats obtenus se sont avérés satisfaisants si la solution initiale était proche de l'optimum recherché. Dans le cas contraire, une nouvelle méthode a été développée, un algorithme stochastique a été associé à un algorithme déterministe. Ainsi, le premier algorithme permet de localiser la région de l'optimum global, puis une recherche plus fine est effectuée avec la méthode déterministe. Les premiers résultats sont encourageants. Les techniques développées ont été validées tout d'abord sur la modélisation 20 d'un busbar industriel. Ensuite, deux optimisations ont été réalisées: une minimisation de l'inductance parasite d'une structure hacheur et une optimisation de la répartition du courant entre deux interrupteurs.

L'étude des différents phénomènes d'Intégrité de Signal (IS) a nécessité la mise en oeuvre d'un véhicule de test (VT) spécifique, conçu suivant des contraintes industrielles. La carte réalisée présente un environnement complexe avec des zones à haute densité d'interconnexions (HDI) et permet d'étudier l'ensemble des phénomènes IS. Une première partie a permis d'étudier les variations sur l'impédance caractéristique des pistes provoquées d'une part par le procédé de fabrication et d'autre part par les contraintes d'un routage HDI. L'impact de ces désadaptations a ensuite été quantifié. L'étude de la diaphonie a nécessité la mise en place d'un modèle de simulation simplifié pour valider la méthodologie utilisée par l'outil d'analyse de la suite Cadence. Les simulations ont ensuite été confrontées aux résultats de mesures pour étudier la validité de l'outil et pour définir la configuration à mettre en oeuvre, afin que les simulations soient représentatives des signaux réels. Une dernière partie est consacrée à l'étude de l'intégrité des alimentations. Les résultats de simulations issus de l'outil Power Integrity sont comparés aux résultats de mesures effectuées sur le VT en utilisant un VNA. Le réseau de découplage est caractérisé par son impédance dans une analyse fréquentielle. Nous avons étudié la caractérisation des plans d'alimentations, des modèles de condensateur ainsi que les inductances parasites introduites par le placement et le routage. Enfin, une étude a été effectuée pour optimiser le placement des condensateurs de découplage sur le circuit imprimé tout en limitant l'apparition d'inductances parasites.