Diversos modelos teóricos para o descasamento entre dispositivos na tecnologia MOS foram propostos desde a década de ’80, sendo que geralmente estes pecam ou pela simplicidade, sendo válidos apenas sob condições de operação específicas, ou por resultarem em expressões muito complexas, o que torna necessário o uso de pesados recursos computacionais. Esta tese propõe uma abordagem inovadora para a modelagem do descasamento dos transistores de efeito de campo de porta isolada (MOSFETs), chegando a resultados melhores e mais abrangentes que outras propostas já publicadas. Para tanto, as variações microscópicas na corrente que flui pelo dispositivo, resultado das flutuações na concentração de dopantes na região ativa, são contabilizadas levando-se em conta a natureza não-linear do transistor. O resultado é um modelo compacto que prevê o descasamento com grande exatidão e de forma contínua, em todas as condições de operação do transistor, da inversão fraca à forte, e da região linear à saturação, necessitando apenas dois parâmetros de ajuste. Duas versões de circuitos de teste foram desenvolvidas e implementadas em diversas tecnologias, como forma de se obter suporte experimental para o modelo. A versão mais avançada possibilita a caracterização elétrica, de forma totalmente automática, de um grande número de dispositivos. O uso deste modelo substitui com vantagens a tradicional simulação Monte Carlo, que exige grandes recursos computacionais e consome muito tempo, além de oferecer uma excelente ferramenta de projeto manual, como é demonstrado através do desenvolvimento de um conversor digitalanalógico, cujo resultado experimental corroborou a metodologia empregada. / Many mismatch models were proposed for the MOS devices since the ‘80s, but they use either too simple approaches, being restricted to specific operating conditions, or too complex expressions, only useful through hard computational resources. This thesis proposes a new approach for MOSFETs mismatch modeling, presenting better and more general results than that found in preceding articles. In this approach, the microscopic variations of the drain current, caused by random doping fluctuation inside the channel region, are integrated along the channel, considering the main transistor nonlinearities. It results in a compact model that accurately predicts mismatch, continuously over any transistor operating condition, from weak to strong inversion, and from linear to saturation region, and only needing two fitting parameters. Two versions of a test chip were developed and fabricated in many technologies to give experimental support to this model. The most advanced of them makes the automated electrical characterization possible for a huge number of devices. This model can surpass the traditional Monte Carlo simulation method with advantages, and can also be used as a hand-design tool, as demonstrated here through the design of a digital-to-analog converter.

Tese (Doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico. / Made available in DSpace on 2012-10-18T17:33:18Z (GMT). No. of bitstreams: 0Bitstream added on 2016-01-09T02:29:52Z : No. of bitstreams: 1 142142.pdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5)

Diversos modelos teóricos para o descasamento entre dispositivos na tecnologia MOS foram propostos desde a década de ’80, sendo que geralmente estes pecam ou pela simplicidade, sendo válidos apenas sob condições de operação específicas, ou por resultarem em expressões muito complexas, o que torna necessário o uso de pesados recursos computacionais. Esta tese propõe uma abordagem inovadora para a modelagem do descasamento dos transistores de efeito de campo de porta isolada (MOSFETs), chegando a resultados melhores e mais abrangentes que outras propostas já publicadas. Para tanto, as variações microscópicas na corrente que flui pelo dispositivo, resultado das flutuações na concentração de dopantes na região ativa, são contabilizadas levando-se em conta a natureza não-linear do transistor. O resultado é um modelo compacto que prevê o descasamento com grande exatidão e de forma contínua, em todas as condições de operação do transistor, da inversão fraca à forte, e da região linear à saturação, necessitando apenas dois parâmetros de ajuste. Duas versões de circuitos de teste foram desenvolvidas e implementadas em diversas tecnologias, como forma de se obter suporte experimental para o modelo. A versão mais avançada possibilita a caracterização elétrica, de forma totalmente automática, de um grande número de dispositivos. O uso deste modelo substitui com vantagens a tradicional simulação Monte Carlo, que exige grandes recursos computacionais e consome muito tempo, além de oferecer uma excelente ferramenta de projeto manual, como é demonstrado através do desenvolvimento de um conversor digitalanalógico, cujo resultado experimental corroborou a metodologia empregada. / Many mismatch models were proposed for the MOS devices since the ‘80s, but they use either too simple approaches, being restricted to specific operating conditions, or too complex expressions, only useful through hard computational resources. This thesis proposes a new approach for MOSFETs mismatch modeling, presenting better and more general results than that found in preceding articles. In this approach, the microscopic variations of the drain current, caused by random doping fluctuation inside the channel region, are integrated along the channel, considering the main transistor nonlinearities. It results in a compact model that accurately predicts mismatch, continuously over any transistor operating condition, from weak to strong inversion, and from linear to saturation region, and only needing two fitting parameters. Two versions of a test chip were developed and fabricated in many technologies to give experimental support to this model. The most advanced of them makes the automated electrical characterization possible for a huge number of devices. This model can surpass the traditional Monte Carlo simulation method with advantages, and can also be used as a hand-design tool, as demonstrated here through the design of a digital-to-analog converter.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2012. / Submitted by Albânia Cézar de Melo (albania@bce.unb.br) on 2013-02-28T16:10:36Z No. of bitstreams: 1 2012_CamilaPeixotoSilvaMadeiraNogueira.pdf: 1703151 bytes, checksum: fa5b5b5cb047176279a3c46772bd5eef (MD5) / Approved for entry into archive by Guimaraes Jacqueline(jacqueline.guimaraes@bce.unb.br) on 2013-03-28T12:50:22Z (GMT) No. of bitstreams: 1 2012_CamilaPeixotoSilvaMadeiraNogueira.pdf: 1703151 bytes, checksum: fa5b5b5cb047176279a3c46772bd5eef (MD5) / Made available in DSpace on 2013-03-28T12:50:22Z (GMT). No. of bitstreams: 1 2012_CamilaPeixotoSilvaMadeiraNogueira.pdf: 1703151 bytes, checksum: fa5b5b5cb047176279a3c46772bd5eef (MD5) / Nesta dissertação será realizado o estudo de nanotubos de carbono como possíveis substitutos do cobre em interconexões em circuitos integrados GSI e TSI. Dessa forma, os modelos de circuitos do SWCNT (single-walled carbon nanotube) e do cobre serão apresentados e o estudo comparativo do desempenho destes materiais será realizado, considerando diferentes comprimentos das interconexões. Além disso, o efeito destas interconexões será analisado na rede H-tree clock com inversores em seus terminais, também para diferentes comprimentos. Os inversores utilizados são formados por dispositivos de tunelamento mono-elétron. Com este propósito, as interconexões serão simuladas usando o software LTSPICE. ______________________________________________________________________________ ABSTRACT / In this work, carbon nanotubes as possible candidates to replace copper as interconnects in GSI and TSI integrated circuits are studied. The circuit model of SWCNT (single-walled carbon nanotube) and of copper are presented and a comparison between both materials is studied, considering different interconnect lengths. In addition, interconnects effect is analyzed in the H-tree clock network using inverters in its ends. The inverters are formed by mono-electron tunneling devices. For this purpose, the interconnects will be simulated using LTSPICE software.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2009. / Submitted by Larissa Ferreira dos Angelos (ferreirangelos@gmail.com) on 2010-04-27T19:13:15Z No. of bitstreams: 1 2009_JoaoPauloLeite.pdf: 2236316 bytes, checksum: 0d7b1e65f81c58bbc15f5459be01fefc (MD5) / Approved for entry into archive by Lucila Saraiva(lucilasaraiva1@gmail.com) on 2010-04-27T22:06:53Z (GMT) No. of bitstreams: 1 2009_JoaoPauloLeite.pdf: 2236316 bytes, checksum: 0d7b1e65f81c58bbc15f5459be01fefc (MD5) / Made available in DSpace on 2010-04-27T22:06:53Z (GMT). No. of bitstreams: 1 2009_JoaoPauloLeite.pdf: 2236316 bytes, checksum: 0d7b1e65f81c58bbc15f5459be01fefc (MD5) Previous issue date: 2009-08-03 / Técnicas de comunicação que utilizam múltiplas antenas (MIMO, multiple-input, multiple-output) são uma importante área de pesquisa, que têm atraído considerável atenção. Em especial, os sistemas MIMO multiusuário são capazes de combinar o aumento de capacidade proporcionado por sistemas MIMO e, quando informação sobre o estado de canal (CSI, channel state information) está disponível no transmissor, as propriedades espaciais do canal podem ser exploradas por meio da pré-codificação, de forma que os diversos usuários podem ser multiplexados espacialmente. Entretanto, a natureza variante no tempo do canal rádio móvel não é levada em consideração ao analisar o desempenho dos esquemas de précodificação. Este trabalho apresenta como primeira contribuição uma proposta de pré-codificador para o enlace direto de sistemas MIMO multiusuário que utiliza o conceito de perturbação contínua. Os resultados de simulação mostram que a técnica proposta apresenta desempenho superior ao das técnicas lineares atualmente relatadas na literatura. A segunda contribuição diz respeito à influência da informação desatualizada sobre o estado do canal no desempenho das técnicas de pré-codificação. É proposto um preditor adaptativo de canal que utiliza o algoritmo set-membership affine projection (SM-AP) como forma de compensar a desatualização da CSI causada pela variação temporal do canal de comunicação. Os resultados mostram que o preditor SM-AP, além de exibir baixo custo computacional, apresenta desempenho superior aos algoritmos clássicos NLMS (normalized least mean square) e RLS (recursive least squares. _________________________________________________________________________________________ ABSTRACT / Multiple-input, multiple-output communication techniques are an important area of research, and have attracted considerable attention. In particular, multiuser MIMO systems are capable of offering the higher link capacity of MIMO systems and, when channel state information (CSI) is available at the transmitter, the spatial properties of the channel can be exploited by precoding, so that multiple users can be spatially multiplexed. However, the time-varying nature of the mobile-radio channel is not taken into account when analyzing the performance of the precoding schemes. The first contribution of this work is the proposal of a precoding technique based on the concept of continuous perturbation. Simulation results show that the proposed technique outperforms the linear precoding techniques currently reported in the literature. The second contribution concerns the influence of the outdated CSI in the performance of the precoding techniques. An adaptive channel predictor based on the set-membership affine projection (SM-AP) filtering is proposed as a way to compensate the outdated CSI caused by the temporal variations of the communication channel. The results show that the SM-AP predictor has low computational cost and it has superior performance when compared to the classical algorithms NLMS (normalized least mean square) and RLS (recursive least squares).

Diversos modelos teóricos para o descasamento entre dispositivos na tecnologia MOS foram propostos desde a década de ’80, sendo que geralmente estes pecam ou pela simplicidade, sendo válidos apenas sob condições de operação específicas, ou por resultarem em expressões muito complexas, o que torna necessário o uso de pesados recursos computacionais. Esta tese propõe uma abordagem inovadora para a modelagem do descasamento dos transistores de efeito de campo de porta isolada (MOSFETs), chegando a resultados melhores e mais abrangentes que outras propostas já publicadas. Para tanto, as variações microscópicas na corrente que flui pelo dispositivo, resultado das flutuações na concentração de dopantes na região ativa, são contabilizadas levando-se em conta a natureza não-linear do transistor. O resultado é um modelo compacto que prevê o descasamento com grande exatidão e de forma contínua, em todas as condições de operação do transistor, da inversão fraca à forte, e da região linear à saturação, necessitando apenas dois parâmetros de ajuste. Duas versões de circuitos de teste foram desenvolvidas e implementadas em diversas tecnologias, como forma de se obter suporte experimental para o modelo. A versão mais avançada possibilita a caracterização elétrica, de forma totalmente automática, de um grande número de dispositivos. O uso deste modelo substitui com vantagens a tradicional simulação Monte Carlo, que exige grandes recursos computacionais e consome muito tempo, além de oferecer uma excelente ferramenta de projeto manual, como é demonstrado através do desenvolvimento de um conversor digitalanalógico, cujo resultado experimental corroborou a metodologia empregada. / Many mismatch models were proposed for the MOS devices since the ‘80s, but they use either too simple approaches, being restricted to specific operating conditions, or too complex expressions, only useful through hard computational resources. This thesis proposes a new approach for MOSFETs mismatch modeling, presenting better and more general results than that found in preceding articles. In this approach, the microscopic variations of the drain current, caused by random doping fluctuation inside the channel region, are integrated along the channel, considering the main transistor nonlinearities. It results in a compact model that accurately predicts mismatch, continuously over any transistor operating condition, from weak to strong inversion, and from linear to saturation region, and only needing two fitting parameters. Two versions of a test chip were developed and fabricated in many technologies to give experimental support to this model. The most advanced of them makes the automated electrical characterization possible for a huge number of devices. This model can surpass the traditional Monte Carlo simulation method with advantages, and can also be used as a hand-design tool, as demonstrated here through the design of a digital-to-analog converter.

Orientador: Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T06:10:17Z (GMT). No. of bitstreams: 1 Moreno_RobsonLuiz_M.pdf: 4856281 bytes, checksum: 27623fdcb60b3c46a03378f3fcb22f46 (MD5) Previous issue date: 1996 / Resumo: Este trabalho é composto por dois ítens principais. Primeiro, a proposição de uma nova configuração de um circuito "Sample-and-Hold', que tem como principal característica o cancelamento da tensão de offset e como segundo ítem, é apresentado um macromodelo que implementa o cálculo do erro causado pela injeção de carga em chaves NMOS. O trabalho está organizado da seguinte forma: No capítulo 1 é apresentado uma visão geral das técnicas mais utilizadas para construção de circuitos "Sample-and-Hold". No Capítulo 2, é apresentado um resumo das principais técnicas de cancelamento ou compensação da tensão de offset em amplificadores operacionais MOS. No Capítulo 3 é feita a proposição de um Macromodelo que visa o cálculo do erro causado pela injeção de carga que ocorre no momento de desligamento de chaves MOS. O Macromodelo, utiliza comandos SPICE e é implementado em ambiente Mentor Graphics. No Capítulo 4 é feita a apresentação de uma nova configuração de um circuito "Sample-and-Hold". Neste ponto é feita uma descrição funcional do novo circuito, incluindo resultados de simulação SPICE (ACCDSIM) e o layout do circuito integrado (CI) que será realizado utilizando o processo l.2um CMOS da AMS (Austria Micro System). Além do capítulos mencionados, foram incluidos três Apêndices. O primeiro, Apêndice A, inclui as listagens dos subcircuitos que compoem o macromodelo, o segundo, Apêndice B, corresponde às cópias de dois artigos, resultantes deste trabalho, que foram apresentados em congressos internacionais, e por fim o terceiro Apêndice apresenta a descrição SPICE do circuito obtido após extração do layout final / Abstract: Not informed / Mestrado / Mestre em Engenharia Elétrica

Orientador: Rege Romeu Scarabucci / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-22T13:13:27Z (GMT). No. of bitstreams: 1 Hackbart_GilmarSonegueti_M.pdf: 9823745 bytes, checksum: eb699b6563a639c7ba3588a42ab66fe5 (MD5) Previous issue date: 1996 / Resumo: Neste trabalho desenvolve-se o estudo do sincronismo na camada física ATM para a transmissão de células. Iniciando a partir de definições básicas da tecnologia ATM, este segue na direção da camada física e enfoca o processo de demarcação de células durante a sua transmissão. Em seguida, é estudado o processo de sincronismo de embaralhadores utilizados nos sistemas de transmissão pura de células, mostrando todo o desenvolvi.mento matemático do processo para a obtenção do sincronismo. É feita uma análise do funcionamento do circuito e várias simulações são exercitadas. Finalmente, uma nova proposta para sincronização destes embaralhadores é apresentada e comparada com o processo de sincronização adotado pelo ITU-T / Abstract: In this work we develop a study of synchronization for the ATM Physical Layer in the case of cell based transmission. Starting with basic definitions of ATM technology, we direct our study to the physical layer and focus on the process of cell delineation. Next, we study the process of synchronization of scramblers used for cell based systems, showing a mathematical treatment leading to complete synchronization. Analysis circuit performance and simulation of synchronous status achievement are both presented. Finally, a new proposal for scramblers synchronization is presented and compared with ITU-T process of synchronization. SUMÁRIO Neste trabalho desenvolve-se o estudo do sincronismo na camada física ATM para a transmissão de células. Iniciando a partir de definições básicas da tecnologia ATM, este segue na direção da camada física e enfoca o processo de demarcação de células durante a sua transmissão. Em seguida, é estudado o processo de sincronismo de embaralhadores utilizados nos sistemas de transmissão pura de células, mostrando todo o desenvolvi.mento matemático do processo para a obtenção do sincronismo. É feita uma análise do funcionamento do circuito e várias simulações são exercitadas. Finalmente, uma nova proposta para sincronização destes embaralhadores é apresentada e comparada com o processo de sincronização adotado pelo ITU-T / Mestrado / Mestre em Engenharia Elétrica

Orientador : Carlos Ignacio Z. Mammana / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-14T00:03:15Z (GMT). No. of bitstreams: 1 Taveira_JoseGeraldoMendes_M.pdf: 7070702 bytes, checksum: 384ca2309179da675e18e10d30fe58f6 (MD5) Previous issue date: 1991 / Resumo: É apresentado o projeto de uma matriz deportas CMOS. O capítulo 11 descreve as etapas de projeto, incluindo desde a escolha da topologia das células internas e de interface, o projeto e a simulação elétrica, até a geração do lay-out. O caprtulo III apresenta o projeto dos circuitos de aplicação, incluídos para permitir a validação da matriz. Os circuitos de apl icação são : Oscilador em anel e comparador de códigos. A matriz foi difundida no Primeiro Projeto Multi-Usuário CMOS Brasileiro. O capítulo IV apresenta os resultados dos testes efetuados, comprovando o funcionamento da matriz de acordo com o projeto. No capítulo V é proposto um sistema para geração automática de matrizes de portas capaz de gerar, a partir de um conjunto de especifjcações, matrizes de portas dedicadas / Abstract: A CMOS gate-array design is presented. Chapter II presents the design steps including topological choice for input/output and internal cells, electrical design and simulation, and lay-out generation. Chapter III presents two application circuits which were used to vaIidate the design: A ring oscillator and a code comparator. The prototypes were tested and the results can be seen in chapter IV. A gate-array automatic generation in cahapter V. This system is intended to gate-arrays having as input a complete set of specifications / Mestrado / Mestre em Engenharia Elétrica

Orientador : Hermano Medeiros Ferreira Tavares / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-14T22:47:38Z (GMT). No. of bitstreams: 1 Garcia_AniltonSalles_D.pdf: 9514857 bytes, checksum: 4ecf9e7f85fcc5bb86938173fa1de0d7 (MD5) Previous issue date: 1987 / Resumo: A crescente utilização de comutação e transmissão digital em áreas telefônicas locais multiestações, requer o desenvolvimento de novas metodologias para o tratamento da rede de troncos. Um dos aspectos abordados neste trabalho trata da otimização do roteamento de troncos em horizontes de longo prazo, levando-se em conta os aspectos de segurança da transmissão. São apresentados o desenvolvimento do modelo matemático utilizado, onde são destacados os procedimentos de construção das funções de custo e os aspectos computacionais envolvidos. A definição das compras dos equipamentos de transmissão ao longo do tempo, de acordo com a modularidade dos mesmos, é obtida tendo como critério a minimização do valor presente dos custos. Como exemplo de aplicação foi utilizado um dos Cenários tecnológicos adotado no estudo do planejamento da rede de Curitiba, onde são destacados os principais resultados obtidos. Um segundo aspecto tratado neste trabalho, ligado à digitalização de redes telefônicas locais, refere-se ao estudo "cross section" da quantificação dos enlaces de fibras ópticas na rede de troncos, baseado na construção dos planos de comutação e transmissao. É apresentado o modelo matemático correspondente, onde os efeitos das não linearidades decorrentes da modularidade dos sistemas ópticos são tratados através da utilização de procedimentos heurísticos na construção da função objetivo. Também são apresentados os aspectos computacionais do modelo e uma análise detalhada dos resultados de sua aplicação para as redes de troncos digitais do Rio de Janeiro e São Paulo. Finalmente, são feitas algumas propostas de melhorias para os procedimentos desenvolvidos e indicadas sugestões para continuidade deste trabalho / Abstract: The introduction of digital switching and transmission in multi-exchange local networks calls for the development of new methodologies for the planning of trunking network. The first aspect considered in this work is the optimization of the trunk routing network taking into account security constraints in a long term horizon. The mathematical mojel, an heuristic procedure for the constructionofthe objective function, anj computational aspects are alI discussed. The minimization takes into account the present values of investment~ purchasing schedule for transmission equlpments in accordance with their modularity is the main output of this study. A case study considers technological scenarios for the network in the metropolitan area of Cutitlba. Another aspect of this work draws fromthe digitalization of the trunking network. An optimized "cross section" study of the fiber-optic link is carried out, based on the construction of switching and transmission planes. Modularity of optical systems equipments is taken into accoJnt, what results in a non-linear (and non-convex) objective function. An heuristic procedure was deviced to deal with there features. The applications consider the cities of Rio de Janeiro and São Paulo. Computational aspects and detailed analysis of results are presented. Finally, suggestions for improvements and future researchs are discussed. / Doutorado / Doutor em Engenharia Elétrica