Le travail de cette thèse s’inscrit dans le contexte du développement de la technologie BiCMOS055 en plateforme 300 mm, première technologie BiCMOS en nœud 55 nm au monde, avec des fréquences caractéristiques fT / fMAX = 320 / 370 GHz. Une première partie présente l’étude de différentes solutions visant à réduire la résistance de base extrinsèque de l’architecture DPSA-SEG afin d’améliorer la fréquence maximale d’oscillation fMAX. Nous montrons alors que changer la nature des matériaux n’apporte pas d’amélioration, mais que l’ajout de différents recuits après réalisation de la base intrinsèque permet d’augmenter significativement les performances du transistor tout en restant compatible avec les transistors MOS. La seconde partie de ce travail s’est attachée à démontrer les potentialités d’un transistor avec un module collecteur totalement implanté, où couche enterrée et tranchées d’isolation profondes ont été retirées. Les résultats obtenus montrent qu’il est possible, en optimisant le dessin des structures, d’obtenir des fT et fMAX atteignant respectivement 96% et 91% des paramètres de la technologie de référence. Enfin la dernière partie présente l’étude de l’impact des interconnexions métalliques sur les paramètres électriques du transistor sous-jacent. Il en ressort que la contrainte mécanique a un impact significatif, mais que les interconnexions influencent peu le comportement thermique du composant. / This work was carried out during BiCMOS055 technology development in 300 mm platform, the first one worldwide in node 55 nm, with frequencies as high as fT = 320 GHz and fMAX = 370 GHz. First we present the study of different solutions to reduce the extrinsic base resistance in DPSA-SEG architecture to improve the maximum oscillation frequency fMAX. We show then that changing material properties does not provide any improvement, but the insertion of dedicated anneals after the intrinsic base formation significantly increases the transistor performance while being compatible with MOS devices. In a second part, we demonstrate the potentialities of a low-cost transistor with a fully implanted collector, removing the buried layer and deep trench isolations. It has been shown it is possible to reach 96% fT and 91% fMAX with adequate structures layout, compared to the reference technology parameters. In the last part we analyze the impact of back-end-of-line connections on the bipolar device right below: the main effect is created by residual stress in the metal lines transferred into the device itself; the thermal study showed little influence of the back-end-of-line stack.

Dans bien des domaines industriels, le progrès amène une complexité des systèmes toujours croissante. Les systèmes du génie électrique n'échappent pas à cette règle. Jusqu'à présent la conception de ces systèmes, tout du moins au niveau industriel, repose sur l'expérience antérieurement acquise et principalement la validation expérimentale. Le recours à des architectures distribuées accroît de façon sensible la complexité des systèmes en ajoutant le risque des interactions entre eux. Il faut donc faire une pause afin d'envisager l'évolution des méthodes de conception, non pas en niant le passé mais en s'appuyant plus encore sur la modélisation qui, si elle est bien utilisée, peut s'avérer utile à la fois en analyse et en conception.

Thèse de doctorat : sciences. Electronique : Ecully, Ecole centrale de Lyon : 2004. Thèse de doctorat : sciences. Electronique : Université de Lodz : 2004. / Thèse soutenue en co-tutelle. 216 réf.

Thèse de doctorat : sciences. Electronique : Ecully, Ecole centrale de Lyon : 2004. Thèse de doctorat : sciences. Electronique : Université de Lodz : 2004. / Thèse soutenue en co-tutelle. Titre provenant de l'écran-titre. 216 réf.

Mémoire numérisé par la Division de la gestion de documents et des archives de l'Université de Montréal.

La dégradation par électromigration des interconnexions en cuivre damascène est une des principales limitations de la fiabilité des circuits intégrés. Des méthodes de caractérisation complémentaires aux tests de durée de vie, habituellement utilisés, sont nécessaires pour approfondir nos connaissances sur ce phénomène de dégradation. Dans cette étude nous proposons de suivre la croissance par électromigration de la cavité en analysant l'évolution de la résistance de l'interconnexion en fonction du temps. Nous avons, dans un premier temps, étudié les effets de la section de ligne et de la température et, dans un second temps, ceux de la densité de courant et de la longueur de ligne. Nous avons ainsi montré que l'analyse de l'évolution de résistance est une méthode pertinente pour étudier la cinétique de dégradation et en extraire les paramètres caractéristiques tels que l'énergie d'activation du phénomène d'électromigration. Nous avons par ailleurs mis en évidence l'influence de la forme et de la taille de la cavité sur le temps à la défaillance, effet d'autant plus important que la ligne est courte.

L'évolution qui caractérise principalement le domaine de la microélectronique est la réduction des dimensions des circuits intégrés. L'industrie des semi-conducteurs n'a cessé d'améliorer ses produits en augmentant la densité d'intégration et la vitesse de fonctionnement. Pourtant, les effets de la réduction des dimensions ne se limitent pas à un simple facteur d'échelle puisque des limitations physiques et technologiques font surgir de nouvelles contraintes. Parmi celles ci, les limitations induites par la miniaturisation des réseaux d'interconnexions constituent un facteur critique pour les performances des circuits intégrés des générations à venir. Le retard des signaux à transmettre, la consommation de puissance et de surface sont des éléments qui conduisent à proposer des systèmes d'interconnexions innovants, au delà du cuivre et des matériaux de basse permittivité. La faisabilité des interconnexions radiofréquences est évaluée au cours de cette étude, comme une solution alternative face aux limitations des interconnexions traditionnelles. La transmission des informations avec des ondes électromagnétiques émises et détectées par des antennes intégrées pourrait résoudre le problème de retard de propagation des signaux et permettre de réduire la surface occupée et la puissance consommée.Les performances des antennes intégrées sur substrat silicium bulk ou SOI sont étudiées par des moyens théoriques et expérimentaux dans la bande de fréquence allant de 10 GHz à 40 GHz. L'impact des matériaux sur l'amplitude de la puissance transmise est analysé. Les mesures réalisées sur les prototypes des dipôles montrent un excellent gain de transmission de l'ordre de -10 dB..

La base d'un convertisseur statique est la fonction' interrupteur. Pour remplir cette fonction, les transistors bipolaires à grille isolée (IGBT) se sont imposés dans le domaine des moyennes puissances. A l'heure actuelle, leur évolution est tournée vers les applications de forte *puissance, comme la traction ferroviaire. En raison des fortes densités de puissance générées dans ces composants, les performances électriques et thermiques d'un module sont fortement liées à son architecture et à son système de refroidissement. Cette étude s'inscrit dans une démarche d'intégration en électronique de puissance, avec pour objectif l'augmentation de la compacité et de la fiabilité des modules. Après une présentation de la structure classique et des notions de thermique généralement utilisées en électronique de puissance, nous proposons différentes solutions pour diminuer la résistance thermique des modules. La première consiste à intégrer un refroidisseur performant, basé sur la convection forcée monophasique dans des microcanaux. Nous présentons une démarche permettant d'estimer la résistance thermique des modules multipuces avec ce type de refroidissement. Dans une seconde phase, nous proposons un nouveau type d'interconnexion des composants de puissance, permettant de les refroidir sur leurs deux faces. Enfin, une réflexion sur les substrats utilisés dans les modules est initiée. Dans tous les cas, la réalisation et les tests de prototypes permettent de valider la modélisation des modules et de montrer la faisabilité des approches proposées.

L'évolution de la technologie microélectronique conduit à une densité d'intégration toujours plus forte des transistors. Les structures d'interconnexions en cuivre Damascène suivent cette tendance et doivent être maîtrisées en termes de fabrication, de performance et de robustesse, ces différents aspects étant intimement liés aux contraintes résiduelles et à la résistivité. Cette thèse vise à comprendre les mécanismes de génération de contraintes et identifier les différentes contributions à la résistivité de ces objets en fonction des conditions de recuit et des dimensions (de la centaine de nm à plusieurs µm). Pour ce faire, les rôles respectifs de la microstructure et des dimensions de films et de lignes de cuivre électrodéposés ont été découplés sur la base de modèles analytiques intégrants des paramètres microstructuraux et géométriques. La microstructure a été analysée principalement à partir de cartographies d'orientations cristallines réalisées par EBSD. Dans le cas des lignes de cuivre de 0.2 à 1 µm de large, les contraintes résiduelles ont été déduites de l'exploitation de nano-capteurs pivotants spécialement élaborés. Les résultats obtenus montrent qu'indépendamment de la température de recuit, l'augmentation de résistivité et de contraintes résiduelles observée vers les faibles dimensions est le fruit d'une diminution de la taille moyenne de cristallites et d'un confinement géométrique plus prononcé. En outre, l'augmentation de résistivité résulte également d'une élévation de la probabilité de réflexion des électrons aux joints de grains. Cette dernière a été associée à la réduction de la proportion de joints de grains spéciaux de cohérence atomique élevée.

L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des performances et des fonctionnalités par puce mais s'accompagne simultanément d'une augmentation de la puissance dissipée. Alors que les utilisateurs sont de plus en plus friands d'applications portables, la conception de circuits intégrés doit désormais prendre en compte le budget de puissance alloué. Il est donc essentiel de développer des circuits microélectroniques très basse puissance. La réduction de la tension d'alimentation VDD s'avère une approche très intéressante puisque cela permet de réduire la puissance dynamique quadratiquement et la puissance statique des courants de fuite exponentiellement. L'utilisation de tensions d'alimentation très basses (ULV) a été explorée à Stanford dès 1990 en utilisant une technologie spéciale, dont les transistors possèdent des tensions de seuil proches de zéro volt. Cependant, bien que réduire fortement la tension d'alimentation soit une méthode efficace pour diminuer la consommation, elle ne peut pas être appliquée arbitrairement car cela affecte négativement les performances, le délai dans les portes augmentant exponentiellement lorsque VDD devient inférieur à la tension de seuil. Il faut donc trouver un compromis entre vitesse et consommation. Du point de vue technologique, la technologie SOI-PD (Silicium sur Isolant Partiellement Désertée) s'avère très intéressante en ULV: elle présente des performances entre 25% et 30% supérieures à celles obtenues en CMOS à substrat massif. La technologique SOI permet donc de diminuer la consommation des circuits intégrés à fréquence de fonctionnement égale. Pour mieux appréhender le comportement des transistors SOI opérés en inversion faible, un modèle analytique et physique simple a tout d'abord été développé. La consommation d'un circuit dépendant fortement du style logique employé, plusieurs styles ont été comparés et celui présentant le meilleur produit puissance-délai a été choisi pour réaliser une bibliothèque de cellules standards. La problématique de la propagation de données sur des interconnexions longues, alors que les transistors fournissent peu de courant, a été abordée: un nouveau circuit de transmission en mode courant a été proposé. Enfin, un circuit de traitement d'image par paquets d'ondelettes a été développé et synthétisé grâce à la bibliothèque précédente.