Spelling suggestions: "subject:"interrupteur dde puissance"" "subject:"interrupteur dee puissance""
1 |
Réduction de la consommation statique des circuits intégrés en technologie SOI 65 nm partiellement désertéeLe coz, Julien 24 November 2011 (has links) (PDF)
Les technologies SOI partiellement désertées (PD-SOI), permettent de gagner en performances ou en consommation dynamique, par rapport à leur équivalent sur substrat massif (BULK). Leur inconvénient principal est la consommation statique qui est bien supérieure, en raison principalement de l'effet de body flottant de ses transistors. Ce travail propose une technique de réduction de la consommation statique, pour la technologie PD-SOI, basée sur le principe des interrupteurs de puissance. Un nouveau facteur de mérite recherchant le meilleur compromis entre vitesse, courant de fuite et surface est introduit pour la sélection du meilleur interrupteur de puissance. L'interrupteur de puissance proposé apporte par rapport à une solution de référence, et pour le même courant de fuite en mode éteint, une réduction de la résistance équivalente en mode passant de 20%. Les tests comparatifs sur Silicium de blocs LDPC incluant ces montages montrent, entre PD-SOI et BULK, un gain de 20% en vitesse pour la même tension d'alimentation, une réduction de 30% de la consommation dynamique pour la même vitesse et une division par 2 de la consommation statique. Enfin, une bascule de rétention, élément à associer aux interrupteurs de puissance, optimisée pour le PD-SOI, est proposée. Cette bascule est conçue de manière robuste et peu fuyante.
|
2 |
Réduction de la consommation statique des circuits intégrés en technologie SOI 65 nm partiellement désertée / reseach on the reduction of the static power dissipation of integrated circuits in 65nm partially depleted Silicon_on_Insulator technologyLe Coz, Julien 24 November 2011 (has links)
Les technologies SOI partiellement désertées (PD-SOI), permettent de gagner en performances ou en consommation dynamique, par rapport à leur équivalent sur substrat massif (BULK). Leur inconvénient principal est la consommation statique qui est bien supérieure, en raison principalement de l'effet de body flottant de ses transistors. Ce travail propose une technique de réduction de la consommation statique, pour la technologie PD-SOI, basée sur le principe des interrupteurs de puissance. Un nouveau facteur de mérite recherchant le meilleur compromis entre vitesse, courant de fuite et surface est introduit pour la sélection du meilleur interrupteur de puissance. L'interrupteur de puissance proposé apporte par rapport à une solution de référence, et pour le même courant de fuite en mode éteint, une réduction de la résistance équivalente en mode passant de 20%. Les tests comparatifs sur Silicium de blocs LDPC incluant ces montages montrent, entre PD-SOI et BULK, un gain de 20% en vitesse pour la même tension d'alimentation, une réduction de 30% de la consommation dynamique pour la même vitesse et une division par 2 de la consommation statique. Enfin, une bascule de rétention, élément à associer aux interrupteurs de puissance, optimisée pour le PD-SOI, est proposée. Cette bascule est conçue de manière robuste et peu fuyante. / Partially depleted SOI technologies (PD-SOI), offer advantages in terms of speed and dynamic power consumption compared to bulk technologies. The main drawback of the PD-SOI technology is its static power consumption, which is higher than bulk one. It is due to the floating body of its transistors. This work presents a new static power consumption design technique based on power switches. A new factor of merit is introduced selecting the power switch with the best trade-off in terms of leakage current, speed and area. A new power switch brings, in comparison to a reference solution, a reduction of 20% of the ON mode equivalent resistance for the same OFF mode leakage current PD-SOI Silicon validation test chips include LDPC bloc supplied by the proposed solution. Comparing to the bulk technology, a speed gain of 20% is measured for the same voltage supply and a dynamic power consumption reduction of 30% at same speed is achieved. This solution allows reducing by 2 the static power consumption. Finally, a retention flip-flop associated to the implementation of power switches and optimized in PD-SOI is proposed. This flip-flop is designed to be robust with a low leakage current.
|
3 |
Vers une conception optimale des chaînes de traction ferroviaireCantegrel, Martin 27 November 2012 (has links) (PDF)
Cette thèse aborde la conception optimale des chaînes de traction par l'exemple d'une chaîne de traction pour métro. Les données d'entrée de la conception d'une chaîne de traction sont la performance attendue et l'encombrement des équipements nécessaires. Pour aider le concepteur, l'outil informatique donne aujourd'hui la possibilité de construire une grande variété de modèles. D'autre part, les algorithmes d'optimisation permettent de trouver les configurations optimales. Ces possibilités ont été exploitées au cours de ce travail. Les modèles développés permettent d'estimer un large nombre de critères. A travers l'exemple de ces modèles, la méthode de conception suivie est détaillée dans le rapport. D'un point de vue technique, la chaîne de traction proposée est détaillée dans le dernier chapitre
|
4 |
Etude et conception d'un interrupteur de puissance monolithique à auto-commutation:le thyristor dual disjoncteur.Capy, F. 04 December 2009 (has links) (PDF)
Les dispositifs à récupération d'énergie nécessitent des convertisseurs réversibles en courant dont le circuit de commande est complexe et encombrant. Les interrupteurs auto-commutés sont une solution pour simplifier les topologies de ces convertisseurs car leurs commutations ne nécessitent ni alimentation auxiliaire, ni circuit de commande et capteur externes. Le travail mené consiste à développer, par le biais de l'intégration fonctionnelle, un interrupteur monolithique réversible en courant à auto-commutation : un thyristor dual auto-blocable. Pour réaliser cette fonction, deux architectures sont proposées : une basée sur un thyristor-MOS et une basée sur un IGBT. Les deux solutions sont étudiées à l'aide de la simulation 2D puis réalisées technologiquement. Les tests électriques des composants montrent que la première solution, intéressante d'un point de vue intégration monolithique, présente un comportement électrique très sensible aux paramètres technologiques. La deuxième solution est plus difficilement intégrable, mais son fonctionnement s'avère beaucoup moins délicat.
|
5 |
Vers une conception optimale des chaînes de traction ferroviaire / Toward optimal design of railway drivetrainsCantegrel, Martin 27 November 2012 (has links)
Cette thèse aborde la conception optimale des chaînes de traction par l'exemple d'une chaîne de traction pour métro. Les données d'entrée de la conception d'une chaîne de traction sont la performance attendue et l'encombrement des équipements nécessaires. Pour aider le concepteur, l'outil informatique donne aujourd'hui la possibilité de construire une grande variété de modèles. D'autre part, les algorithmes d'optimisation permettent de trouver les configurations optimales. Ces possibilités ont été exploitées au cours de ce travail. Les modèles développés permettent d'estimer un large nombre de critères. A travers l'exemple de ces modèles, la méthode de conception suivie est détaillée dans le rapport. D'un point de vue technique, la chaîne de traction proposée est détaillée dans le dernier chapitre / This thesis deals with the optimal design of electric drivetrains. A drivetrain for metro is taken as an example. The input data for the design are the expected performance and the size of the required equipments.To assist the designer, the computing tool now gives the opportunity to build different sort of models. In addition, optimization algorithms allow finding optimal configurations. This work is an attempt to exploit these possibilities. The design models are used to value a large number of criteria. Through the example of these models, the design method followed is detailed in the document. From a technical point of view, the proposed drivetrain is detailed in the last chapter
|
6 |
Innovative materials for packaging / Matériaux innovants pour le packagingHalawani, Nour 14 February 2017 (has links)
Ce travail porte sur l'étude du mélange thermodurcissable - thermoplastique (époxyamine / polyetherimide avec séparation de phase) pour évaluer les performances électriques et thermiques. Ces matériaux seraient des nouveaux candidats pour remplacer la couche d'encapsulation dans les semi-conducteurs, par exemple ceux utilisés comme interrupteur dans les applications électroniques de puissance. Les mélanges de polymères seraient un nouveau candidat en tant qu'isolant pour le système. La matrice epoxy-amine seul et les melanges epoxy / Polyetherimide on été caractérisés par microscopie électronique à transmission, microscopie électronique à balayage, Calorimétrie différentielle à balayage, analyse thermogravimétrique, analyse mécanique dynamique, analyse diélectrique avec simulation analytique et des mesures de conductivité électrique et de tension de claquage ont également été entreprises. Ces techniques complémentaires ont d'abord été utilisées pour étudier la séparation de phases et ensuite pour quantifier la taille des nodules de thermoplastiques dans la matrice thermodurcissable. Cette séparation de phase a été examiné et a montré une diminution des valeurs diélectriques de 15% et une augmentation de la tension de claquage par rapport au système époxy-amine pur. / This work deals with the study of thermoset-thermoplastic blend (epoxy-amine/poly-etherimide phase separated) to assess the electrical and thermal performances. These materials would be new candidates to replace the encapsulation layer in semiconductors, for example ones used as switches in power electronic applications. Polymers blends would be a novel candidate as an insulator for the system. Pure epoxy system as well as Epoxy/Polyetherimide blends where characterized by transmission electron microscopy, scanning electron microscopy, differential scanning calorimetry, thermogravimetric analysis, dynamic mechanical analysis, dielectric analysis with analytical simulation, electrical conductivity and breakdown voltage measurements. These complementary techniques were used first to investigate the presence of the phase separation phenomenon and secondly to quantify the separated nodules size. The effect of this phase separation was examined and showed a decrease in the dielectric values of 15 % and an increase in the breakdown voltage compared to the pure epoxy system. It was finally simulated to show a close assumption of what is found experimentally.
|
7 |
Contribution à l’étude de la robustesse des MOSFET-SiC haute tension : Dérive de la tension de seuil et tenue aux courts-circuits / High Voltage SiC MOSFET Robustness study : Threshold voltage shift and short-circuit behaviorMolin, Quentin 14 December 2018 (has links)
Ce manuscrit est une contribution à l’étude de la fiabilité et de la robustesse des composants MOSFET sur carbure de silicium, matériau semi-conducteur grand gap qui possède des caractéristiques bien meilleures que le silicium. Ces nouveaux interrupteurs de puissances permettent d’obtenir entre autres propriétés remarquables, des fréquences de commutations et des tenues en tension plus élevées dans les systèmes de conversions de puissance. Ils sont particulièrement mis en avant depuis un peu plus d’une dizaine d’années pour les gains en performances, diminution des tailles et poids qu’ils apportent à certaines topologies de convertisseurs pour les réseaux haute tension à courant continu. Puis sont répertoriés les principaux mécanismes de défaillances de ces MOSFET SiC induits par la faiblesse de la grille. Toutes les mesures nécessaires au suivi des paramètres clés lors des prochains vieillissements sont présentées. Les résultats de nos tests sur l’instabilité de la tension de seuil sont aussi détaillés et un modèle empirique pour valider le comportement de relaxation observé est proposé. Celui-ci nous aidera par la suite à établir un protocole de mesure rigoureux de la tension de seuil. Les tests expérimentaux et résultats de vieillissement en statique et dynamique sur les composants 1,7 kV vont permettre de se rendre compte de l’importance de la dérive de la tension de seuil sur 1000 h. Dans le cas d’un vieillissement statique, il y a environ 7 % de dérive positive du VTH et un pourcentage équivalent pour les tests dynamiques. Des analyses supplémentaires (C-V et pompage de charge) sur l’oxyde de grille en cours de vieillissement sont proposées pour une meilleure compréhension des mécanismes mis en jeu dans la dégradation de l’oxyde. Enfin, les derniers tests présentés seront focalisés sur le comportement en court-circuit et courts-circuits répétitifs des mêmes composants. Avec une énergie critique évaluée autour de 1,5 J nos tests sur les MOSFET 1,7 kV montrent les limites de la robustesse de ces composants, avec une tenue en court-circuit bien inférieure à 10 µs et une incapacité à résister à plus de 150 courts-circuits successifs. L’influence de la tension entre drain et source y est notamment étudiée, et montre que l’énergie critique supportée par le composant diminue avec l’augmentation de cette tension. / This manuscript is a contribution to reliability and robustness study of MOSFET components on silicon carbide “SiC”, wide band gap semiconductor with better characteristics compared to silicon “Si” material. Those new power switches can provide better switching frequencies or voltage withstanding for example in power converter. SiC MOSFET are the results of approximately 10 years of research and development and can provide increased performances and weight to some converter topology for high voltage direct current networks. Others power switches available are still introduced and an introduction to reliability is explaining why such work on this new power switches is important. Transition from Si technologies to SiC ones require a lot of work regarding its robustness. Before showing reliability and robustness results is presented I give a lot of details regarding to the measurement and monitoring of key parameters used in the next chapters. The results of our tests on the threshold voltage instability are presented and how we validated an empirical model on this drift. This was used to propose an enhanced measurement protocol on the threshold voltage. Static and dynamic experimental results presented next will show if the voltage drift during ageing is significant or not. Further analysis is proposed to add more insight on the understanding of the oxide degradation mechanisms through C-V and charge pumping measurements. Finally, the ageing results presented on 1,7 kV SiC MOSFET are focused on the short-circuit and repetitive short-circuit behavior of the same components. Drain to source voltage influence on critical energy during this particular and stressful operation mode is studied. This time, the results are worrying.The last chapter is confidential.
|
8 |
Conception, optimisation et caractérisation d’un transistor à effet de champ haute tension en Carbure de Silicium / Design, simulation and electrical evaluation of 4H-SiC Junction Field Effect TransistorNiu, Shiqin 12 December 2016 (has links)
La thèse intitulée "Conception, caractérisation et optimisation d’un transistor à effet de champ haute tension en Carbure de Silicium (SiC) et de leur diode associée", s’est déroulée au sein du laboratoire AMPERE sous la direction du Prof. D. PLANSON. Des premiers démonstrateurs de JFET ont été réalisés. Le blocage du JFET n'est pas efficace, ceci étant lié aux difficultés de réalisation technologique. Le premier travail a consisté en leur caractérisation précise puis en leur simulation, en tenant compte des erreurs de processus de fabrication. Ensuite, un nouveau masque a été dessiné en tenant en compte des problèmes technologiques identifiés. Les performances électriques de la nouvelle génération du composant ont ainsi démontré une amélioration importante au niveau de la tenue en tension. Dans le même temps, de nouveaux problèmes se sont révélés, qu’il sera nécessaire de résoudre dans le cadre de travaux futurs. Par ailleurs, les aspects de tenue en court-circuit des JFETs en SiC commercialement disponibles ont été étudiés finement. Les simulations électrothermiques par TCAD ont révélé les modes de défaillances. Ceci a permis d'établir finalement des modèles physiques valables pour les JFETs en SiC. / Silicon carbide (SiC) has higher critical electric field for breakdown and lower intrinsic carrier concentration than silicon, which are very attractive for high power and high temperature power electric applications. In this thesis, a new 3.3kV/20A SiC-4H JFET is designed and fabricated for motor drive (330kW). This breakdown voltage is beyond the state of art of the commercial unipolar SiC devices. The first characterization shows that the breakdown voltage is lower (2.5kV) than its theoretical value. Also the on-state resistance is more important than expected. By means of finite element simulation the origins of the failure are identified and then verified by optical analysis. Hence, a new layout is designed followed by a new generation of SiC-4H JFET is fabricated. Test results show the 3.3kV JFET is developed successfully. Meanwhile, the electro-thermal mechanism in the SiC JFETs under short circuit is studied by means of TCAD simulation. The commercial 1200V SIT (USCi) and LV-JFET (Infineon) are used as sample. A hotspot inside the structures is observed. And the impact the bulk thickness and the canal doping on the short circuit capability of the devices are shown. The physical models validated by this study will be used on our 3.3kV once it is packaged.
|
Page generated in 0.0711 seconds