The minimum variance (MV) beamformer is an adaptive beamforming method that has the potential to enhance the resolution and contrast of ultrasound images. Although the sensitivity of the MV beamformer to steering vector errors and array calibration errors is well-documented in other fields, in ultrasound it has been tested only under gross sound speed errors. Several robust MV beamformers have been proposed, but have mainly reported robustness only in the presence of sound speed mismatches. Additionally the impact of PAC methods in mitigating the effects of phase aberration in MV beamformed images has not been observed Accordingly, this thesis report consists on two parts. On the first part, a more complete analysis of the effects of different types of aberrators on conventional MV beamforming and on a robust MV beamformer from the literature (Eigenspace-based Minimum Variance (ESMV) beamformer) is carried out, and the effects of three PAC algorithms and their impact on the performance of the MV beamformer are analyzed (MV-PC). The comparison is carried out on Field II simulations and phantom experiments with electronic aberration and tissue aberrators. We conclude that the sensitivity to speed of sound errors and aberration limit the use of the MV beamformer in clinical applications, and that the effect of aberration is stronger than previously reported in the literature. Additionally it is shown that under moderate and strong aberrating conditions, MV-PC is a preferable option to ESMV. On the second part, we propose a new, locally-adaptive, phase aberration correction method (LAPAC) able to improve both DAS and MV beamformers that integrates aberration correction for each point in the image domain into the formulation of the MV beamformer. The new method is tested using fullwave simulations of models of human abdominal wall, experiments with tissue aberrators, and in vivo carotid images. The LAPAC method is compared with conventional phase aberration correction with delay-and-sum beamforming (DAS-PC) and MV-PC. The proposed method showed between 1-4 dB higher contrast than DAS-PC and MV-PC in all cases, and LAPAC-MV showed better performance than LAPAC-DAS. We conclude that LAPAC may be a viable option to enhance ultrasound image quality of both DAS and MV in the presence of clinically-relevant aberrating conditions. / Tesis

En este trabajo de tesis se presenta el análisis y la comparación de un conjunto de estructuras de linealización de transconductores. Los transconductores son circuitos utilizados en la implementación de filtros integrados analógicos que reemplazan a los resistores los cuales ocupan demasiada área dentro del circuito integrado. En el caso de la adquisición de señales ECG, se requieren de filtros que trabajen en bandas en el orden de mHz a cientos de Hz y eso implica que los valores de transconductancia se encuentren en el orden de los pS a nS. Obtener estos valores de transconductancia manteniendo un rango lineal adecuado representa un gran desafío para el diseñador de este tipo de bloques analógicos, siendo necesario emplear alguna estructura de linealización. Sin embargo, se debe realizar un análisis cuidadoso del efecto de estas estructuras en parámetros como ruido y offset. Un punto importante en esta tesis es el desarrollo de ecuaciones que modelan el comportamiento eléctrico de las estructuras de linealización. Estas permiten obtener de manera rápida y efectiva un amplio panorama de los principales compromisos entre los parámetros de desempeño: transconductancia, rango lineal, ruido, consumo de corriente y offset. Cabe mencionar que estas ecuaciones fueron obtenidas utilizando el modelo matemático ACM (Advanced Compact Mosfet Model) del transistor MOS. Este modelo es válido en todas la regiones de operación del transistor y en todos los niveles de inversión, es decir, utilizando una única ecuación se puede modelar el comportamiento del transistor en todas las condiciones. Debido a esto, las ecuaciones desarrolladas en esta tesis para las arquitecturas de linealización son válidas para todas las condiciones de polarización de los transistores, lo cual representa un aporte importante del presente trabajo. Se realizó el análisis de tres estructuras de linealización: par diferencial con resistencias de degeneración, estructura propuesta por Krummenacher y Joehl [1] y la estructura propuesta por Silva Martinez [2]. La especificación de diseño fue que el rango lineal sea el máximo posible para una transconductancia de 10nS y una desviación estándar del offset menor a 5mV. El proceso de fabricación considerado para el diseño tiene 0,35μm como mínima longitud de canal. / Tesis

La evaluación periódica de los monitores de electrocardiografía (ECG), es fundamental para que el equipo funcione correctamente. Se recomienda utilizar un dispositivo simulador de señales electrocardiográficas dentro de la evaluación periódica, sin embargo, su elevado costo y su calibración a cargo de los fabricantes extranjeros, dificulta su adquisición. Actualmente, existe la necesidad de estos equipos simuladores en los diferentes hospitales e institutos de Lima. Por ello, el objetivo principal de este trabajo de tesis es diseñar un dispositivo simulador de señales electrocardiográficas y un protocolo de evaluación de monitores ECG dentro de un centro de salud. Para el diseño del dispositivo simulador fue necesario contar con señales patrones ECG, las cuales fueron inicialmente capturadas de manera analógica y convertidas a valores digitales, para luego permitir su almacenamiento dentro del dispositivo y su posterior simulación. La simulación de la señal ECG consta de tres etapas principales: Conversión Digital-Análoga de la señal, Demultiplexación de los valores analógicos y Acondicionamiento. Posteriormente, a través de la conexión del simulador con el monitor ECG se logra inyectar una señal patrón para la evaluación del Monitor. La evaluación del Monitor ECG se lleva a cabo utilizando un Protocolo de Evaluación, para cuyo diseño se consultaron como base fundamental las guías desarrolladas por ECRI, considerando los datos del equipo a evaluar, los instrumentos utilizados, así como las pruebas cualitativas y cuantitativas, permitiendo definir el estado del Monitor: Operativo o Inoperativo. Finalmente, se realizaron las pruebas del dispositivo simulador, utilizando el Protocolo de Evaluación diseñado, comprobando que el error del simulador es 2% en la Amplitud y 1% en la frecuencia, características técnicas de los simuladores comerciales.

En el presente trabajo de tesis, se desarrolla el diseño de un amplificador operacional de transconductancia (OTA), bloque constitutivo de todos los sistemas integrados e implantables de adquisición de señales biomédicas, en este caso las señales del EEG, que se encuentrar en el rango de 0 – 100Hz.

En la actualidad, en el Perú, no existe una gran difusión acerca de la electromiografía ni a todos los posibles usos que se le puede dar a esta ciencia. La electromiografía es usada clínicamente en el diagnóstico de enfermedades neuromusculares, tales como falta de fuerza, retraso en el desarrollo motor, trastorno de lenguaje, alteraciones ortopédicas, entre otras. Por otro lado es usada en el análisis biomecánico de deportistas, para mejorar su rendimiento deportivo, o en la rehabilitación para personas con cierto tipo de lesiones. El presente trabajo tiene como objetivo desarrollar un sistema que sea capaz de adquirir las señales electromiográficas que se generan durante la actividad muscular mediante el uso de electrodos de superficie. El sistema desarrollado tiene la capacidad de adquirir señales EMG de las extremidades superiores (bíceps, tríceps, flexor del antebrazo) e inferiores (gemelos). Este sistema cuenta con una etapa de adquisición de las señales bioeléctricas, una etapa de acondicionamiento de las señales y finalmente, una etapa de digitalización y comunicación con la PC, en donde se visualizarán las señales obtenidas en una escala temporal a través de una interfaz desarrollada. De las pruebas realizadas al sistema, se hizo posible notar una diferencia en el comportamiento de la señal EMG debido a parámetros como el tipo de contracción, tipo de músculo, peso con el que se realiza el ejercicio y el individuo al cual se le practican los ensayos.

El presente trabajo de tesis tiene como finalidad plantear una solución a la falta de una herramienta cuantitativa que apoye a la objetividad del diagnóstico del Trastorno de Déficit de Atención con Hiperactividad (TDAH) en niños mediante el uso de tecnología existente en el Perú. Para ello, se ha planteado como objetivo diseñar una herramienta de apoyo al diagnóstico del TDAH constituida por un sistema de procesamiento de señales electroencefalográficas que identifique patrones comunes y estime sus niveles de incidencia en forma cuantitativa. Esta herramienta ha sido desarrollada acorde a las necesidades del país en el sector de la salud mental, ya que permitirá a los médicos especialistas validar su análisis y brindar un mejor diagnóstico psiquiátrico mediante la cuantificación de las características de la enfermedad y la realización de un diagnóstico objetivo. El primer capítulo presenta una visión de la problemática actual del diagnóstico psiquiátrico en Lima-Perú, así como el estado del arte a nivel mundial y las tecnologías existentes. Se plantean los objetivos para dar solución a dicha problemática. El segundo capítulo muestra los conceptos referentes a los 3 pilares de la tesis: Neurociencias, Electroencefalografía y las investigaciones sobre el TDAH así como el marco teórico de los conocimientos necesarios para entender todo el proceso de diagnóstico del TDAH. El tercer capítulo muestra el diseño de la herramienta de apoyo al especialista, su estructura, funcionamiento, así como las técnicas utilizadas para el desarrollo de la misma. El cuarto capítulo muestra las pruebas realizadas a pacientes del Departamento de Pediatría del Policlínico Castilla, así como los resultados obtenidos, con los cuales se pudo corroborar el diagnóstico brindado por el especialista.

En la presente tesis se plantea la importancia de la telemetría en el control de señales biomédicas y se diseña el prototipo de un módulo de transmisión RF para señales electrocardiográficas (ECG). El diseño presentado abarca desde la digitalización de la señal y su transmisión en radiofrecuencia hasta su recepción y visualización en un software supervisor. En la realización de pruebas se emplean equipos para amplificar la señal ECG (que está en el orden de los milivoltios) a un rango de voltaje adecuado para su digitalización. Se hace énfasis en que no se abarca la etapa de adquisición de la señal sino que se asume que la señal está amplificada.

El sistema de Adquisición de señales es un dispositivo que se encarga de adquirir diferentes señales generadas por el cuerpo humano. Dichas señales representan las diferentes funciones o actividades como la del corazón, musculo o cerebro. En la actualidad diferentes universidades e institutos de investigación utilizan equipos de adquisición, pero estos no ofrecen flexibilidad en su arquitectura. En el presente trabajo se desarrolla el diseño de un Sistema de Adquisición de señales biomédicas sobre FPGA para adquirir señales ECG, EMG y EEG que tiene una amplitud entre 100uV a 10mV y se encuentran en un rango de frecuencias de 0.01Hz a 10KHz. El diseño abarca desde la digitalización, la transmisión y visualización de los datos en el software diseñado. Además se tiene en cuenta la norma de estándar eléctrico IEC 60601 para equipos médicos. A continuación se describe las partes que conforman este documento: Capitulo 1 muestra problemática de los dispositivos en el área de investigación. Así mismo se describe las características y las tendencias que existen en la actualidad. Además se menciona cual es la demanda y los usuarios de dichos equipos. El capítulo 2 presenta el estado de arte de cada etapa del sistema de adquisición, las tecnologías que se desarrollaron dentro de cada etapa y el fundamento teórico que se utiliza en la tesis. En capitulo 3 se muestra el diseño del Sistema de Adquisición. Se establece los objetivos de la tesis y la metodología que se utilizada para el desarrollo. Después se muestra el diagrama de bloques, la selección de cada componente, los diagramas esquemáticos, descripción del hardware del FPGA y la descripción de cada etapa. El capitulo 4 presenta los resultados obtenidos en las pruebas de cada bloque descrito en el FPGA, la prueba de software. Cada resultado obtenido dentro de cada etapa, además el presupuesto para la implementación del sistema. Finalmente se presenta las conclusiones y recomendaciones generadas después de haber realizado el presente trabajo de tesis.

El presente trabajo de investigación aborda los problemas que presentan los actuales sistemas de rehabilitación de miembro superior, los cuales son, por ejemplo, la fatiga muscular y la excesiva necesidad de un terapista. Para ello se propuso un sistema de rehabilitación de miembro superior por medio del uso de la interfaz cerebro máquina, el cual ha sido ampliamente investigado en la última década por sus efectivos resultados. Para la realización de esta propuesta se propuso como objetivo general su elaboración, además se propusieron como objetivos específicos la selección de algoritmos de procesamiento de señales encefalográficas, la selección de los componentes de un prototipo de brazo robótico, el diseño de la interfaz gráfica de usuario, y, por último, la integración de los subsistemas desarrollados. Además, se propuso como alcance que la propuesta no contempla la selección del lector de señales encefalográficas. Para la elección del paradigma que se deseó usar en esta propuesta, se presentó el marco teórico de la interfaz cerebro computadora dentro del cual se identificó las distintas ventajas y desventajas de cada una de estas por lo que se determinó que el paradigma del ritmo sensoriomotor (SMR) es el que se usaría en esta propuesta debido a que por medio de este se puede capturar e identificar cuando un usuario imagina el movimiento de algún objeto, lo cual es de mucha ayuda para su realización. Por otro lado, para la generación de ideas acerca de cómo podría realizarse este sistema, se presenta una revisión del estado del arte acerca de los dispositivos de rehabilitación de miembro superior por medio de la interfaz cerebro máquina y, además, se identificaron las metodologías a seguir en el diseño de este sistema. Debido a que se tuvo una idea general de cómo realizar la propuesta con el estado del arte y la identificación de las metodologías a usar, se realizó una lista de exigencias y una estructura de funciones del sistema de rehabilitación. Estos se utilizaron para poder identificar 3 conceptos solución de las cuales, mediante un análisis técnico-económico, se pudo obtener un concepto solución ganador. Luego, se pudo realizar un diagrama de operaciones, una arquitectura de hardware y el diagrama de flujo del concepto solución ganador. Finalmente, se presentaron conclusiones y recomendaciones destacadas de esta propuesta.

In this thesis, we designed and evaluated a circuit model at the transistor level of a low-resolution and low bandwidth ADC (analog-to-digital converter) with level-crossing architecture (LCADC), used as part of the acquisition chain of a BCI (brain-to-computer interface) device. The aim is to obtain minimal specifications that could return adequate levels of accuracy at spike detection and reduce power dissipation. In addition, we included a NEO preprocessor in the test to help in the detection accuracy. To achieve the objectives proposed, we started developing a software model for the preprocessor and the ADCs to evaluate the different variations of resolution, bandwidth, noise level, and NEO window. After finding the desired minimum values, we continued with the hardware development of the ADC. We designed the level crossing architecture and a conventional SAR to have a reference against which we compare the LCADC performance. After that, we developed a NEO circuit and applied synthesized neural recordings to evaluate power consumption with the ADC. Additionally, we designed a conventional analog frontend to estimate the power for the band of interest. Also, we estimated the dissipation for wireless transmission by calculating the approximated data stream expected in the level-crossing sampling scheme. Summing them, we obtained the power consumption of the complete acquisition chain. In conclusion, although reducing the intrinsic power of the LCADC is challenging, the scheme helps reduce the total power consumption of the acquisition chain with adequate accuracy, making it competitive against currently reported BCI devices. / En esta tesis se ha diseñado y evaluado un circuito a nivel de transistores de un ADC (conversor analógico-digital) de baja resolución y ancho de banda reducido con arquitectura de cruce de nivel (LCADC), utilizado como parte de la cadena de adquisición de un dispositivo BCI (interfaz cerebro-computadora). El objetivo es obtener especificaciones mínimas que puedan devolver niveles adecuados de precisión en la detección de picos y reducir la disipación de energía. Además, se incluyó un preprocesador NEO en la evaluación para ayudar en la precisión de la detección. Para lograr los objetivos propuestos, se desarrolló un modelo de software del preprocesador y los ADCs a fin de evaluar las diferentes variaciones de resolución, ancho de banda, nivel de ruido y ventana del NEO. Luego de encontrar los valores mínimos deseados, se continuó con el desarrollo de hardware del ADC. Se diseñó la arquitectura de cruce de nivel y un SAR convencional para tener una referencia con la cual comparar el rendimiento del LCADC. Después de eso, se desarrolló un circuito NEO y se aplicó las señales neuronales sintetizadas para evaluar el consumo de energía con el ADC. También, se diseñó una interfaz analógica convencional para estimar la potencia de la banda de interés. Así mismo, se estimó la disipación de la transmisión inalámbrica calculando el flujo de datos aproximado esperado en el esquema de muestreo de cruce de nivel. Finalmente, sumando los resultados se obtuvo el consumo de energía de la cadena de adquisición completa. A partir de estos, se concluye que aunque reducir la potencia intrínseca del LCADC es un desafío, el esquema ayuda a disminuir el consumo total de energía de la cadena de adquisición con una precisión adecuada; lo cual lo hace competitivo frente a otros dispositivos BCI reportados actualmente.