Os vidros utilizados para isolação de semicondutores possuem em sua composição concentrações elevadas de óxido de chumbo. Ele é usado para abaixar a temperatura de fusão, diminuir a viscosidade do fundido, diminuir a tensão superficial, resultando numa superfície homogênea e brilhante. Possui alta resistividade elétrica. Outra importante propriedade dos vidros de chumbo é o coeficiente de dilatação térmica que se aproxima do coeficiente de dilatação da lâmina de silício, tornando-se ideal a sua aplicação em semi-condutores. A busca por tecnologias mais limpas tem levado muitos pesquisadores à alternativas para redução ou eliminação de produtos potencialmente tóxicos, entre eles, o óxido de chumbo. Neste trabalho procurou-se uma alternativa ao uso do óxido de chumbo para aplicação na isolação de semi-condutores através de vidros do sistema Zn-B-Si. Os vidros A e B, à base de zinco (Zn-B-Si), foram preparados a partir da mistura de pós de óxidos e produzidos à partir da fusão em um forno elétrico seguido de um resfriamento rápido. Estes vidros foram moídos e analisados pelas técnicas de difração de raios-X, difração à laser, microscopia eletrônica de varredura, microscopia óptica e medições elétricas. Avaliou-se os mecanismos de refusão dos vidros de chumbo e de zinco sobre as lâminas de silício e em seguida determinou-se tensão de ruptura elétrica nas lâminas de silício. Nos testes de tensão de ruptura elétrica, o vidro de chumbo apresenta valores superiores aos vidros à base de zinco. Os valores de tensão de ruptura elétrica do vidro B foram inferiores ao vidro A devido a uma maior quantidade de microbolhas presentes na interface vidro-silício.

Em diversas aplicações de alto desempenho, é necessário conhecer o efeito da variação da temperatura no funcionamento do circuito eletrônico e de seus dispositivos. Apesar de modificar enormemente o desempenho e característica, a influência da temperatura no comportamento dos dispositivos semicondutores não é satisfatoriamente modelada nos simuladores "SPICE-Like". Os componentes que operam com tecnologia MOS são os mais empregados na atualidade, e desta forma, é de grande relevância o modelamento térmico destes dispositivos e sua integração com o modelo elétrico já presente nos simuladores eletrônicos. Esta tese apresenta preliminarmente, um estudo térmico dos dispositivos MOS com a conseqüente geração de um modelo que possa ser acoplado ao modelo elétrico. Também é apresentada uma técnica de extração dos parâmetros do modelo, tendo como referência os dados no manual do próprio dispositivo. Finalmente, é apresentado o acoplamento entre os modelos elétrico e térmico através de um exemplo de simulação.

Orientador: Alberto Martins Jorge / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-01T07:57:52Z (GMT). No. of bitstreams: 1 BiazonFilho_AlcinoJose_M.pdf: 4380355 bytes, checksum: 6354c6bb7cf99462cb4afbe81c217d0e (MD5) Previous issue date: 2001 / Resumo: Neste trabalho desenvolvemos uma porta universal em lógica temária através da álgebra de Post, utilizando-se dela pudemos desenvolver alguns circuitos conhecidos da lógica binária como Flip-Flops e Somadores. Esses circuitos foram simulados em SPICE e seu Lay-Out desenvolvido utilizando-se ferramentas como Tanner e L YS, para a construção de um circuito Integrado utilizamos uma Foundry que já conhecíamos e que possuía uma grande confiabilidade que foi a AMS CYE em 0.8 um. Para os testes dos circuitos construídos utilizamos as instalações do Laboratório de Medidas (DEMICIUNICAMP) com seus equipamentos ligados via GPIB e desenvolvemos instrumentos virtuais (Y.I.) via Labview que pudessem controlar esses equipamentos e gerar alguns sinais necessários para a obtenção destas medidas. Comprovamos durante os testes a viabilidade das portas Topo (deslocador temário), Alfatopo (mínimo entre duas variáveis temárias, deslocada de um nível lógico) e do flip-flop (com o funcionamento idêntico ao tradicional tipo D) temário / Abstract: In this work we developed a universal gate in temary logic through Post algebra; using this gate we could develop some well known circuits from binary logic like Flip-Flops and Adders. These circuits were simulated using Spice and the Lay-Out was developed using tools like Tanner and L YS; to construct the integrated circuit we use a foundry that we already knew as reliable, that was the AMS CYE, in 0.8 um. To test the circuits we used the facilities ofthe Measurement Laboratory (DEMICIUNICAMP) and the equipment's were Jinked via GPIB; we developed virtual instrumentation (Y.I.) using Labview to control these equipment's and generate some necessary signals to obtain the final results. We proved during this tests the viability of the gates Topo (Temary shifter), Alfatopo (minimum among two temary variables, shifted in one logic leveI) and Flip-flop (identical oftraditional type D) temary / Mestrado / Eletrônica e Microeletrônica / Mestre em Engenharia Elétrica

Orientador: Peter Jurgen Tatsch / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-15T23:27:09Z (GMT). No. of bitstreams: 1 Manera_LeandroTiago_D.pdf: 3739799 bytes, checksum: 12a6fc4ebbea20e529e4e7e2c7c5a761 (MD5) Previous issue date: 2010 / Resumo: Este trabalho teve como objetivo a montagem de um sistema de caracterização de ruído de alta e de baixa freqüência, utilizando equipamentos disponíveis no Centro de Componentes Semicondutores da Unicamp. Foi montado um sistema para a caracterização do ruído de baixa freqüência em dispositivos semicondutores e desenvolveu-se um método para a análise da qualidade de interfaces e cálculo de cargas, utilizando o ruído 1/f. Na descrição do ruído em baixa freqüência é apresentado em detalhes todo o arranjo utilizado para a medição, além dos resultados da medida em transistores nMOS e CMOS do tipo p e do tipo n fabricados no Centro. Detalhes importantes sobre o cuidado com a medição, tais como a utilização de baterias para a alimentação dos dispositivos e o correto aterramento, também são esclarecidos. A faixa de freqüência utilizada vai de 1 Hz até 100 KHz. Como aplicação, a medida de ruído é utilizada como ferramenta de diagnóstico de dispositivos semicondutores. Resultados destas medidas também são apresentados. Foi desenvolvido também um sistema para a medição do ruído em alta freqüência. A caracterização teve como objetivo determinar o parâmetro conhecido como Figura de Ruído. Apresenta-se além da descrição do arranjo utilizado na medição, os equipamentos e a metodologia empregada. Em conjunto com as medidas de ruído também são apresentados os resultados das medidas de parâmetros de espalhamento. Para a validação do método de obtenção desse conjunto de medidas, um modelo de pequenos sinais de um transistor HBT, incluindo as fontes de ruído é proposto, e é apresentado o resultado entre a medição e a simulação. A faixa disponível para medida vai de 45 MHz até 30 GHz para os parâmetros de espalhamento e de 10 MHz até 1.6 GHz para medida de figura de ruído / Abstract: The main goal of this work is the development of a noise characterization system for high and low frequency measurements using equipments available at the Center for Semiconductor Components at Unicamp. A low noise characterization system for semiconductors was built and by means of 1/f noise measurement it was possible to investigate semiconductor interface condition and oxide traps density. Detailed information about the test set-up is presented along with noise measurement data for nMOS, p and n type CMOS transistors. There is also valuable information to careful conduct noise measurements, as using battery powered devices and accurate grounding procedures. The low noise set-up frequency range is from 1 Hz up to 100 KHz. Noise as a diagnostic tool for quality and reliability of semiconductor devices is also presented. Measurement data is also shown. A measurement set-up for high frequency noise characterization was developed. Measurements were carried out in order to determine the noise figure parameter (NF) of the HBT devices. Comprehensive information about the test set-up and equipments are provided. Noise data measurements and s-parameters are also presented. In order to validate the measurement procedure, a small signal model for HBT transistor including noise sources is presented. Comparisons between simulation and measured data are performed. The s-parameters frequency range is from 45 MHz to 30 GHz, and noise set-up frequency range is from 10 MHz up to 1.6 GHz / Doutorado / Eletrônica, Microeletrônica e Optoeletrônica / Doutor em Engenharia Elétrica