Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2010 / Made available in DSpace on 2012-10-25T09:13:52Z (GMT). No. of bitstreams: 1 289206.pdf: 2060539 bytes, checksum: 5d29cec29d173367cfeaa8e665ceb4a5 (MD5) / Memórias de rascunho (Scratchpad Memories - SPM) tornaram-se populares em sistemas embarcados por conta de sua eficiência energética. A literatura sobre SPMs parece indicar que a alteração dinâmica de seu conteúdo suplanta a alocação estática. Embora técnicas overlay-based (OVB) operando em nível de código-fonte possam beneficiar-se de múltiplos hot spots para uma maior economia de energia, elas não conseguem explorar elementos de programa oriundos de bibliotecas. Entretanto, quando operam diretamente em binários, as abordagens OVB conduzem a uma menor economia, frequentemente exigem hardware dedicado e às vezes impossibilitam a alocação de dados. Por outro lado, a economia de energia reportada por todas as técnicas, até o momento, ignora o fato de que, em sistemas que possuem caches, estas deverão ser otimizadas antes da alocação para SPM. Este trabalho mostra evidência experimental de que, quando métodos non-overlay-based (NOB) são utilizados para manipulação de arquivos binários, a economia de energia em memória, por conta da alocação em SPM, varia entre 15% a 33%, e média, e é tão boa ou melhor do que a economia reportada para abordagens OVB que operam sobre binários. Como esta economia (ao contrário dos trabalhos correlatos) foi medida após o ajuste-fino das caches - quando existe menos espaço para otimização -, estes resultados estimulam o uso de métodos NOB, mais simples, para a construção de alocadores capazes de considerar elementos de bibliotecas e que não dependam de hardware especializado. Este trabalho também mostra que, dada uma capacidade CT de uma cache pré-ajustada equivalente, o tamanho ótimo de SPM reside em [CT//2, CT] para 85% dos programas avaliados. Finalmente, mostram-se evidências contra-intuitivas de que, mesmo para arquiteturas baseadas em cache contendo SPMs pequenas, é preferível utilizar-se a granularidade de procedimentos à de blocos básicos, exceto em algumas poucas aplicações que combinam elementos frequentemente acessados e taxas de faltas relativamente altas.

Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2011 / Made available in DSpace on 2012-10-25T15:43:13Z (GMT). No. of bitstreams: 1 294665.pdf: 5204709 bytes, checksum: deb491f0407c2a12436f0a3e7d858632 (MD5) / O projeto de sistemas embarcados tem se tornado mais complexo à medida em que ocorrem avanços na tecnologia e nas aplicações, forçando novas abordagens e metodologias de projeto. Em praticamente todas as metodologias modernas a etapa de exploração do espaço de projeto tem merecido destaque, pois é a responsável por gerar e analisar diferentes possíveis soluções de projeto e selecionar a melhor. A exploração do espaço de projeto é, então, um problema de otimização multiobjetivo em que o conjunto de possíveis soluções costuma ser enorme, caso em que técnicas heurísticas como os algoritmos evolucionários têm recebido grande destaque. Nesta tese foram desenvolvidos metamodelos que representam o projeto de sistemas embarcados pela metodologia de sistemas dirigidos pela aplicação (ADESD) e seus componentes lógicos e físicos. Esses metamodelos foram mapeados a um novo modelo evolucionário com modificações de inspiração biológica que é utilizado para otimização multiobjetivo e, assim, para a exploração do espaço de projeto em sistemas embarcados. A exploração hierárquica, a representação e evolução tanto dos suportes de hardware físico quanto sintetizável, as modificações incluídas no modelo evolucionário e sua avaliação usando indicadores e conjuntos de teste consagrados correspondem às principais contribuições desta tese. Os resultados demonstram a viabilidade do modelo desenvolvido para exploração do espaço de projeto no contexto proposto e um aumento da qualidade das soluções encontradas em alguns problemas de teste, com consequente aumento do sobrecusto computacional

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pòs-graduação em Engenharia de Automação e Sistemas, Florianópolis, 2011 / Made available in DSpace on 2012-10-26T05:05:01Z (GMT). No. of bitstreams: 1 296872.pdf: 1897409 bytes, checksum: 109437d10a6b10646d5638bb03afd255 (MD5) / projeto de sistemas embarcados criticos exige o uso de metodologias adequadas, visto que falhas no sistema podem causar danos catastroficos. Neste contexto se enquadra o projeto Topcased, o qual propõe uma série de ferramentas capazes de suportar a verificação formal de propriedades. A linguagem AADL tem um papel fundamental neste processo, pois sua utilização permite o emprego da transformação de modelos e a aplicação da verificação formal de propriedades. Entretanto, a especificação das propriedades de verificação e a análise dos seus resultados são ainda topicos em aberto. Esta dissertação visa suprir esta carência propondo um assistente para especificação de propriedades de verificação na linguagem AADL e uma interface para a visualização dos resultados de verificação, juntamente com um simulador de contraexemplos. O assistente construido classica as propriedades em padrões pre-definidos, utilizando uma linguagem natural ao usuário. Para validar as ferramentas desenvolvidas realizou-se um estudo de caso, o qual consistiu da especificação e verificação de propriedades de um sistema de marcapasso. Desta forma, este trabalho contribui com a melhoria da cadeia de verificação da linguagem AADL no escopo do projeto Topcased.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Ciência da Computação. / Made available in DSpace on 2012-10-24T03:59:29Z (GMT). No. of bitstreams: 1 258001.pdf: 357562 bytes, checksum: ad8baaa7a1109b32e7faba42d9f07ba7 (MD5) / As técnicas de gerência de energia, como DVS e hibernação de recursos, são essenciais para a modelagem de sistemas embarcados capazes de gerenciar seus próprios consumos de energia; contudo, elas, freqüentemente, ocasionam sobrecusto e/ou latência. Esses fatores não podem ser ignorados em sistemas que buscam garantir métricas de tempo real e/ou de QoS. Contudo, frisamos que não é suficiente garantir as métricas de tempo real e/ou de qos se, fazendo isso, o sistema consome com o orçamento de energia disponível e não é capaz de completar suas tarefas críticas. Neste trabalho, utilizamos o tempo de duração da bateria esperado como um parâmetro de QoS -- QoS em termos de energia. O objetivo não é apenas economizar energia, mas aumentar a utilidade da aplicação, garantindo o tempo de duração da bateria desejado e, ainda, preservando os prazos das tarefas hard real-time. O controle dos níveis de qos foi inspirado na Computação Imprecisa que divide cada tarefa em parte obrigatória e em parte opcional. Dado um conjunto de tarefas e seus associados tempos de execução e consumos de energia, disponibilizamos equações para verificar a sua escalonabilidade em tempo de projeto. Em tempo de execução, um escalonador preemptivo para tarefas imprecisas descarta partes opcionais quando existe a possibilidade dos prazos e/ou do tempo de duração do sistema requerido serem perdidos. Nos períodos ociosos criados, o escalonador invoca um gerente de energia oportunista. Implementamos um protótipo usando o EPOS para fornecer suporte ao algoritmo de escalonamento com tarefas imprecisas e execuções condicionais aos parâmetros desejados. Com base em um estudo de caso, mostramos que esse mecanismo permite as aplicações alcançarem seus compromissos entre QoS e consumo de energia.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2013. / Made available in DSpace on 2014-08-06T17:33:17Z (GMT). No. of bitstreams: 1 323183.pdf: 4600865 bytes, checksum: 07cbaa3d61f6a1619c39e2424976d4af (MD5) Previous issue date: 2013 / A possibilidade de coletar energia do meio ambiente proporcionou aos sistemasembarcados uma nova perspectiva para o gerenciamento de energia.Aplicações de baixo consumo, no entanto, requerem circuitos coletores específicos,os quais possam maximizar a extração de energia de forma eficiente.Esta dissertação apresenta uma análise da eficiência de circuitos coletores deenergia solar para plataformas sensoriais de baixo consumo. Dois circuitosforam projetados com o intuito de operar um painel solar o mais próximopossível de seu ponto de máxima potência transferida. O primeiro circuitoutiliza a técnica de acoplamento direto, por meio de uma correlação ideal entreo painel solar e a bateria. O segundo circuito faz uso de uma técnica derastreamento do ponto de máxima potência, implementada por um circuitointegrado comercial. O trabalho discute o projeto dos dois circuitos, bemcomo compara a eficiência dos mesmos para diferentes condições ambientais.Ambos os circuitos possuem um circuito integrado monitor de bateria, oqual é responsável por informar à plataforma sensorial o estado de carga dabateria. Isto proporciona ao sistema embarcado uma maior eficácia no gerenciamentodas tarefas a serem executadas pelo processador e periféricos. Osresultados mostram que o circuito de acoplamento direto foi mais eficiente doque o circuito rastreador do ponto de máxima potência, quando testados comuma plataforma sensorial de baixo consumo de energia. Uma análise matemáticada energia consumida por ambos os sistemas confirma este resultado.Por fim, os resultados dos testes nortearam os estudos para uma proposta decircuito MPPT voltado à aplicações de baixo consumo de energia. O circuitoproposto possui uma técnica de controle em software, utilizando o métodoFractional Open Circuit Voltage. <br> / Abstract : Energy harvesting has provided to embedded systems a new perspective onenergy management. Low power applications require specific harvesting circuits,which maximize the energy extraction in an efficient way. This dissertationpresents an efficiency analysis of solar energy harvesting circuits forsensor platforms. Two circuits were designed in order to operate a solar panelas close as possible to its maximum power point. The first circuit is basedon direct coupling technique, matching the solar panel to the batteries. Thesecond one is based on a maximum power point tracker, implemented by anintegrated circuit. This work discusses both circuit designs as well as comparescircuits efficiency over different environmental conditions. Both circuitsare provided with a battery monitoring IC, which is responsible for informingthe sensing platform regarding the batteries charge state. This improves theembedded system?s capability of managing the tasks to be executed by theprocessor and peripherals. Results have shown that the direct coupled circuitwas more efficient than the MPPT circuit when tested with a low power sensorplatform. A mathematical analysis on energy consumption has confirmedthe results. Finally, the results have oriented a research on MPPT circuitswhich led to a MPPT technique dedicated for low power applications. Theproposed MPPT control is implemented on software, based on the FractionalOpen Circuit Voltage technique.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2013. / Made available in DSpace on 2014-08-06T17:34:32Z (GMT). No. of bitstreams: 1 323601.pdf: 3499862 bytes, checksum: 6f91e543fd542988c6ea40ea602ad442 (MD5) Previous issue date: 2013 / A flexibilidade de FPGAs baseadas em SRAM é uma opção atrativa para o projeto de sistemas embarcados. Contudo, estes sistemas críticos requerem a verificação funcional do projeto em HDL (Hardware Description Language) para assegurar o seu correto funcionamento. A verificação formal utilizando model checking representa um sistema em um modelo formal que pode ser automaticamente gerado por ferramentas de síntese. No entanto, as propriedades que descrevem o comportamento esperado, necessárias para provadores de modelo, são usualmente elaboradas de forma manual, o que é mais suscetível a erro humano, aumentando custo e tempo de verificação. Este trabalho apresenta uma nova abordagem para geração automática de propriedades para verificação de sistemas descritos em HDL. O estudo de caso industrial é o subsistema de comunicação de um satélite artificial que foi desenvolvido em parceria com o Instituto Nacional de Pesquisas Espaciais (INPE).<br> / Abstract: The flexibility of Commercial-Off-The-Shelf (COTS) SRAM-based FPGAs is an attractive option for the design of embedded systems. However, the functional verification of HDL-based designs is required and is of fundamental importance. Formal verification using model checking represents a system as formal model that are automatically generated by synthesis tools. On the other hand, the properties are represented by temporal logic expressions and are traditionally elaborated by hand, which is susceptible to human errors thus increasing the costs and verification time. This work presents a new method for automatic property generation for formal verification of Hardware Description Language (HDL) based systems. The industrial case study is a communication subsystem of an artificial satellite, which was developed in cooperation with the Brazilian Institute of Space Research (INPE).

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2013. / Made available in DSpace on 2014-08-06T17:52:36Z (GMT). No. of bitstreams: 1 324106.pdf: 10599128 bytes, checksum: 11cfc2b6bdc4832a7768505f3cbfc85e (MD5) Previous issue date: 2013 / A flexibilidade introduzida pela utilização de FPGAs (Field Programmable Gate Array) SRAM comerciais em aplicações embarcadas, faz com que esta tecnologia se torne uma alternativa atraente para aplicações militares e espaciais. No presente trabalho, foi desenvolvido um Computador de Bordo utilizando soft processor embarcado em um FPGA do tipo SRAM. O Computador de Bordo é baseado em requisitos funcionais especificados pelo Instituto Nacional de Pesquisas Espaciais (INPE) para o Computador de Bordo a ser utilizado em suas futuras missões. Módulos de software e hardware foram implementados visando executar as principais funcionalidades de um Computador de Bordo. No entanto, os avanços oriundos de tecnologias nanométricas trazem uma maior vulnerabilidade dos componentes eletrônicos a efeitos de radiação. Em aplicações críticas é importante que técnicas de tolerância a falhas sejam utilizadas para aumentar o grau de confiabilidade das aplicações. Com o intuito de mitigar falhas causadas pela radiação a qual computadores de bordo são expostos no espaço, uma técnica de tolerância a falhas não intrusiva foi desenvolvida. A técnica proposta visa aplicar mecanismos de detecção de falhas utilizando um monitor de barramento para comparar os dados de saída de um soft processor principal com seu módulo redundante. Caso os dados sejam diferentes, um sinal de erro é gerado, iniciando a estratégia de tolerância a falhas. A técnica proposta se mostrou eficiente quando comparada a técnicas do estado da arte como a Redundância Tripla (Triple Modular Redundancy, TMR) e Tolerância a Falhas em Hardware Implementadas em Software (Software Implemented Hardware Fault Tolerance, SIHFT) para identificação de falhas simples em tempo de execução com menor ocupação de área e sem alterar o desempenho da aplicação.<br> / Abstract : The flexibility introduced by Commercial Off The Shelf (COTS) SRAM based FPGAs in on-board system designs make them an attractive option for military and aerospace applications. However, the advances towards the nanometer technology come together with a higher vulnerability of integrated circuits to radiation perturbations. In mission critical applications it is important to improve the reliability of applications by using fault-tolerance techniques. In this work, the concept of an On-Board Computer (OBC) system aiming a soft-processor embedded on a SRAM based FPGA is proposed. The OBC comply with functional requirements of the Brazilian Institute of Space Research (INPE) for the OBC that will be employed in future missions. Modules of software and hardware were implemented in order to execute the main capabilities of the OBC. In order to mitigate the faults caused by radiation on the space environment, a non-intrusive fault tolerance technique has been developed. The proposed technique targets soft processors (e.g. LEON3), and its detection mechanism uses a Bus Monitor to compare output data of a main soft-processor with its redundant module. In case of a mismatch, an error signal is activated, triggering the proposed fault tolerance strategy. This approach shows to be more efficient than the state-of-the-art Triple Modular Redundancy (TMR) and Software Implemented Hardware Fault Tolerance (SIHFT) approaches in order to detect and to correct faults on the fly with low area overhead and with no major performance penalties.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-graduação em Engenharia Elétrica, Florianópolis, 2010 / Made available in DSpace on 2013-07-16T04:04:21Z (GMT). No. of bitstreams: 1 281833.pdf: 1713087 bytes, checksum: d911ca2f405905bbcc6b400d8996d5ee (MD5) / Esta dissertação aborda o desenvolvimento de um sistema embarcado próprio para ser aplicado na medição de correntes elétricas utilizando bobina de Rogowski como transdutor. Em específico, trata da parte da eletrônica embarcada de um sistema desenvolvido que pode ser aplicado no monitoramento de corrente de fuga de para-raios de alta tensão a fim de auxiliar a avaliação das condições operacionais. Assim, o trabalho se restringe a uma parcela do desenvolvimento do sistema de medição de corrente. Sob o aspecto dos dados mensurados, implementou-se rotinas para a obtenção de valores de corrente de pico, de corrente eficaz (RMS), da taxa total de distorção harmônica (THD), bem como fornece uma análise harmônica da forma de onda mensurada. O sistema embarcado é alimentado por baterias e conta com circuitos para tratamento e condicionamento de sinal, um microcontrolador do tipo ARM (Advanced Risc Machines), mostrador gráfico e sistema de monitoramento remoto através de um módulo de rádio. Apresentam-se algumas formas de onda medida e são realizadas comparações dos valores medidos para validar o sistema desenvolvido.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2013. / Made available in DSpace on 2013-12-06T00:09:49Z (GMT). No. of bitstreams: 1 317921.pdf: 2856608 bytes, checksum: 9914933b78068186dfadbbe43a9060ef (MD5) Previous issue date: 2013 / O crescente aumento na complexidade dos sistemas embarcados está ocasionando uma migração para técnicas de projeto em níveis mais altos de abstração, o que tem levado a uma convergência entre as metodologias de desenvolvimento de hardware e software. Este trabalho tem como objetivo principal contribuir nesse cenário propondo uma estratégia de desenvolvimento unificada que possibilita a implementação de componentes em hardware e software a partir de uma única descrição na linguagem C++. As técnicas propostas se baseiam em conceitos de programação orientada a objetos (do inglês Object-oriented Programming - OOP) e programação orientada a aspectos (do inglês Aspect-oriented Programming - AOP) para guiar uma estratégia de engenharia de domínio que facilita a clara separação entre a estrutura e comportamento-base de um componente das características que são específicas de implementações em hardware ou software.Certos aspectos de um componente, como, por exemplo, alocação de recursos e a interface de comunicação, são modelados de maneiras distintas dependendo da implementação-alvo (hardware ou software). Este trabalho mostra como tais aspectos podem ser fatorados e encapsulados em programas de aspecto que são aplicados às descrições iniciais apenas quando o particionamento final entre hardware e software é definido. Os mecanismos de aplicação de aspectos são definidos via metaprogramação estática utilizando os templates do C++. Dessa forma, a extração de implementações em hardware ou software a partir de uma implementação unificada em C++ é direta e se dá através de transformações no nível da linguagem suportadas por uma grande gama de compiladores e ferramentas de síntese de alto-nível (do inglês High-level Synthesis - HLS). Para avaliar a abordagem proposta, foi desenvolvida uma plataforma flexível para implementação de System-on-Chips (SoCs) em dispositivos lógico programáveis. A infraestrutura de hardware/software desenvolvida utiliza uma arquitetura baseadas em Network-on-Chips (NoCs) para prover um mecanismo de comunicação transparente entre hardware e software. A avaliação dos mecanismos propostos foi feita através da implementação de um SoC para aplicações PABX. Os resultados mostraram que a estratégia proposta resulta em componentes flexíveis e reusáveis com uma eficiência muito próxima a de componentes implementados especificamente para software ou hardware.<br> / Abstract : The increasing complexity of current embedded systems is pushing their design to higher levels of abstraction, leading to a convergence between hardware and software design methodologies. In this work we aim at narrowing the gap between hardware and software design by introducing a strategy that handles both domains in a unified fashion. We leverage on Aspect-oriented Programming (AOP) and Object-oriented Programming (OOP) techniques in order to provide unified C++ descriptions of embedded system components. Such unified descriptions can be obtained through a careful design process focused on isolating aspects that are specific of hardware and software scenarios. Aspects that differ significantly in each domain, such as resource allocation and communication interface, were isolated in aspect programs that are applied to the unified descriptions before they are compiled to software binaries or synthesized to dedicated hardware using High-level Synthesis (HLS) tools. Furthermore, we propose a flexible FPGA-based SoC platform for the deployment of SoCs in a HLS-capable environment. The proposed hardware/software infrastructure relies on a Network-on-Chip-based architecture to provide transparent communication mechanisms for hardware and software components. The proposed unified design approach and its transparent communication mechanisms are evaluated through the implementation of a SoC for digital PABX systems. The results show that our strategy leads to reusable and flexible components at the cost of an acceptable overhead when compared to software-only C/C++ and hardware-only C++ implementations.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-graduação em Engenharia Elétrica / Made available in DSpace on 2012-10-20T17:27:16Z (GMT). No. of bitstreams: 1 210023.pdf: 1101883 bytes, checksum: 2d884794c374819b578306365ac18607 (MD5) / No mundo atual, sistemas embutidos estão em toda a parte. Eles estão nos carros, indústrias, bens de consumo, equipamentos médicos e a cada dia conquistam mais espaço. Com o desenvolvimento da tecnologia e motivados por um mercado consumidor cada vez mais exigente, os dispositivos outrora simples tornaram-se cada vez mais complexos. Para auxiliar no desenvolvimento de uma classe de dispositivos embutidos que necessita armazenar informações, propõe-se a criação de um sistema de arquivos voltado para esse tipo de aplicação. Em sua implementação, ele faz uso de algoritmos e estruturas de dados que o tornam propício a ser utilizado em sistemas com requisitos de tempo real e em dispositivos com restrições de memória. Além disso, permite o uso de uma interface visual que age como um front-end, simplificando a tarefa de criação de sistemas de arquivos. Como principais benefícios dessa ferramenta de software, temos a redução no tempo de desenvolvimento de um projeto, no seu custo final e no tempo que um produto leva até chegar ao mercado.