Im betrieblichen Umweltmanagement wird heute nach den tatsächlichen Ergebnissen eines Umweltmanagementsystems sowie nach konsistenten Kriterien zur deren Messung, Bewertung und Beurteilung gefragt. Dem Ausspruch Galileo Galilei's "Messen, was messbar ist - Messbar machen, was nicht messbar ist" folgend, soll durch das vom Bundesministerium für Bildung und Forschung (BMBF) im Förderschwerpunkt "Betriebliche Instrumente für nachhaltiges Wirtschaften (Ina)" geförderte Forschungsprojekt der TU Dresden "Environmental Performance Measurement als Instrument für nachhaltiges Wirtschaften (EPM-KOMPAS)" die Umweltleistungsmessung in deutschen Unternehmen eingeführt werden. Im Vordergrund steht die Entwicklung eines Controllinginstruments zur internen Steuerung der Umweltleistung und die praktische Umsetzung der Umweltleistungsmessung mit Hilfe eines Software-Tools. Die anwendungsorientierte Weiterentwicklung dieses Werkzeuges, bei dem bereits die notwendige Datenverfügbarkeit empirisch validiert wurde, wird in Kooperation mit Unternehmen aus der Maschinenbaubranche erfolgen. Dabei liegt der Fokus bei der Messung der Umweltleistung der einzelnen Unternehmen auf der · Identifikation von Verursachungsgrößen (Performance Drivers) der Umweltleistung und · der Verknüpfung der ökologieorientierten Steuerung mit im Unternehmen vorhandenen betriebswirtschaftlichen Konzepten. Die Steuerung der Umweltleistung erfordert eine Aufspaltung in ihre einzelnen Erfolgskomponenten. Nur so können die Verursachungsgrößen identifiziert werden, die die Entscheidungsträger effektiv und zukünftig beeinflussen sollen.

La técnica de las ondas de Lamb acopladas por aire representa un importante avance en el área de los Ensayos No Destructivos (END) de materiales laminares.Sin embargo la compleja naturaleza de las vibraciones mecánicas encontradas en acústica, hacen que el análisis y el estudio de esta área del conocimiento sea un tema muy complejo. De allí que la posibilidad de contar con una herramienta de simulación de software que permita la evaluación y prueba de diferentes configuraciones de excitación y recepción acústica utilizando la flexibilidad de un modelo de computadora sea de una gran utilidad y ayuda.El objetivo de la presente tesis es proveer al área de los END con un software de simulación gratuito: The LAMB Matlab® toolbox basado en el modelo del software libre de la GNU.El software es capaz de simular el comportamiento de sistemas de END basados en ondas de Lamb acopladas por aire en láminas isótropas simples utilizando transductores tipo array.El programa se basa en un arreglo tipo C-scan de un sistema de END y está compuesto por tres bloques principales: 1) Excitación, 2) Propagación y 3) Recepción.La verificación individual del funcionamiento de dichos módulos se presenta a lo largo de la tesis mediante una serie de comparaciones entre simulaciones y datos experimentales provenientes de diferentes pruebas. Por otro lado, la validación del programa completo se llevo a cabo por medio de experimentos en láminas de cobre y aluminio; utilizando un sistema real de END por ondas de Lamb acopladas en aire mediante arrays cóncavos.La influencia negativa en el desempeño general de dicho sistema de END real basado en este tipo de transductores se comprobó efectivamente mediante el simulador desarrollado. Esto se debió fundamentalmente al efecto de directividad de los sensores individuales en los transductores y a la simetría cóncava de los arrays.Para emular este comportamiento la tesis presenta un modelo geométrico bidimensional simple de un filtro espacial, junto a las simulaciones de un nuevo tipo de array plano propuesto.El programa desarrollado comprobó así mismo la naturaleza coherente de los campos acústicos emitidos en aire por las láminas sujetas a vibraciones de Lamb. Esto se realizó mediante la implementación de un conformador de haz simple de suma y demora; constituyéndose así la etapa inicial de procesamiento de señal del bloque de recepción del programa.El objetivo principal del presente trabajo fue contribuir con un modelo operativo de simulación y prueba de nuevos diseños de arrays e implementación de estrategias de procesado de señal útiles en sistemas de END basados en ondas de Lamb acopladas por aire.Finalmente, si bien el objetivo de la calibración del programa no se pudo conseguir; si se logró efectivamente un notable grado de similitud con un sistema de END real. / Air-coupled ultrasonic Lamb waves represent an important advance in Non- Destructive Testing and Evaluation (NDT & NDE) techniques of plate materials and structures. Examples of these advances are the characterization and quality assessment of laminate materials in manufacturing processes, the location of damaged parts in aircrafts and structure monitoring in the aerospace industry.However the rich and complex nature of mechanical vibrations encountered in acoustics make the subject of analysis and study of these systems a very complex task. Therefore a simulation tool that permits the evaluation and testing of different configuration scenarios using the flexibility of a computer model is an invaluable aid and advantage.The objective of this thesis is to provide the field of NDT with free open source software i.e. the LAMB Matlabrtoolbox. The toolbox is capable of simulating the behaviour of Lamb wave based NDE systems for single ideal isotropic laminates using air-coupled ultrasonic arrays. The programme usesa pitch-catch type of a Cscan NDE arrangement and is composed of three integrated sections each individually modelling a feature in the system: 1) Excitation, 2) Propagation, and 3) Reception.For assessment of the individual modules of the toolbox the thesis presents comparisons between each section simulations and the data obtained from different acoustic experiments. The validation of the complete simulator was carried out by evaluation tests on the copper and aluminium plates by use of a real hardware prototype of a Lamb wave based NDE system with aircoupled concave arrays.The negative impact on the performance of the real air-coupled NDE systembased on concave arrays was effectively confirmed by the programme. This was produced by the inherent directivity of the individual sensors as well as their concave arrangement. To emulate this behaviour the thesis introduces a simple two-dimensional geometric model for the inclusion of the spatial filtering effect of the sensors plus a group of simulations for a new proposed air-coupled plane array transducer.The software also verified the spatial coherent nature of the Lamb wave fields emitted by a plate in air. This was demonstrated by the implementation of a delay and sum beamformer to constitute an initial signal processing stage in the reception section.

ITC/USA 2011 Conference Proceedings / The Forty-Seventh Annual International Telemetering Conference and Technical Exhibition / October 24-27, 2011 / Bally's Las Vegas, Las Vegas, Nevada / The Western Aeronautical Test Range (WATR) staff at the NASA Dryden Flight Research Center is developing a translation software called Chapter 10 Tools in response to challenges posed by post-flight processing data files originating from various on-board digital recorders that follow the Range Commanders Council Inter-Range Instrumentation Group (IRIG) 106 Chapter 10 Digital Recording Standard but use differing interpretations of the Standard. The software will read the date files regardless of the vendor implementation of the source recorder, displaying data, identifying and correcting errors, and producing a data file that can be successfully processed post-flight.

O uso de gestão visual, por meio de painéis físicos, é um diferencial do gerenciamento ágil de projetos. Os quadros servem de suporte para o trabalho colaborativo, permitindo que artefatos e indicadores sejam criados de maneira participativa e sejam divulgados de forma a motivar a comunicação, com uso de quadros brancos e recados autocolantes. Apesar dos argumentos sobre vantagens para a interação da equipe, há várias inconveniências nessa forma de armazenar as informações do projeto, como a perda de dados históricos. Por outro lado, vivencia-se a popularização de tecnologias que permitem a interação entre usuários, mediadas por painéis digitais touchscreen. Essa tecnologia pode substituir os painéis físicos com significativa ampliação de recursos. Este trabalho propõe uma interface original, de forma a combinar a simplicidade dos quadros físicos com as funcionalidades dos softwares de gerenciamento de projetos, segundo as diretrizes identificadas na teoria do gerenciamento de projetos, tanto na abordagem ágil como na tradicional e especialmente projetada para explorar recursos presentes em painéis digitais. Emprega-se uma revisão bibliográfica sistemática para demonstrar o estado da arte sobre softwares de gerenciamento de projetos e outra revisão bibliográfica para reunir as recomendações para projetos de interface em painéis digitais e interação usuário-computador, com a finalidade de construir a proposta. Em seguida, avalia a usabilidade dessa nova interface, comparando-a, por meio de experimentos, com o uso de softwares tradicionais de gerenciamento de projetos e softwares de gerenciamento ágil, voltados para o uso em desktop. Os resultados indicam que a nova interface gera uma maior satisfação para o usuário. A contribuição original está na interface apresentada, mostrando que há um espaço para o desenvolvimento de novos estudos na área de softwares de gerenciamento de projetos, englobando novas formas de interação e uso de novos dispositivos. / The use of physical boards with stickers to visual management is a differential of agile project management. This kind of artifact serves as a support for collaborative work allowing the creation of indicators in a participatory way in order to motivate the communication. There are several drawbacks in this way to store project information despite the arguments about advantages for team interaction with physical boards, such as the loss of historical data. On the other hand, the popularization of technologies that enable interaction between users, like digital touchscreen panels, grows. This technology can replace the physical boards with a significant expansion of resources. This paper proposes an original interface in order to combine the simplicity of the physical boards with the features of project management software tool, according to the guidelines identified in the theory of agile project management (PM) and traditional PM. It was specially designed to exploit resources present in digital panels. This research combines a systematic literature review to demonstrate the state of the art on project management software tool and a literature review to gather recommendations for interface design in digital dashboards and user-computer interaction in order to build the proposal. Then, the usability of this new interface was evaluates, comparing it with the traditional project management software tool and agile project management software tool, through experiment. The results indicate that the new interface generates greater satisfaction to the project management team. The original contribution is the interface presented showing that there is a space for the development of new studies in the area of project management software tool, embracing new forms of interaction and use of new devices.

O uso de gestão visual, por meio de painéis físicos, é um diferencial do gerenciamento ágil de projetos. Os quadros servem de suporte para o trabalho colaborativo, permitindo que artefatos e indicadores sejam criados de maneira participativa e sejam divulgados de forma a motivar a comunicação, com uso de quadros brancos e recados autocolantes. Apesar dos argumentos sobre vantagens para a interação da equipe, há várias inconveniências nessa forma de armazenar as informações do projeto, como a perda de dados históricos. Por outro lado, vivencia-se a popularização de tecnologias que permitem a interação entre usuários, mediadas por painéis digitais touchscreen. Essa tecnologia pode substituir os painéis físicos com significativa ampliação de recursos. Este trabalho propõe uma interface original, de forma a combinar a simplicidade dos quadros físicos com as funcionalidades dos softwares de gerenciamento de projetos, segundo as diretrizes identificadas na teoria do gerenciamento de projetos, tanto na abordagem ágil como na tradicional e especialmente projetada para explorar recursos presentes em painéis digitais. Emprega-se uma revisão bibliográfica sistemática para demonstrar o estado da arte sobre softwares de gerenciamento de projetos e outra revisão bibliográfica para reunir as recomendações para projetos de interface em painéis digitais e interação usuário-computador, com a finalidade de construir a proposta. Em seguida, avalia a usabilidade dessa nova interface, comparando-a, por meio de experimentos, com o uso de softwares tradicionais de gerenciamento de projetos e softwares de gerenciamento ágil, voltados para o uso em desktop. Os resultados indicam que a nova interface gera uma maior satisfação para o usuário. A contribuição original está na interface apresentada, mostrando que há um espaço para o desenvolvimento de novos estudos na área de softwares de gerenciamento de projetos, englobando novas formas de interação e uso de novos dispositivos. / The use of physical boards with stickers to visual management is a differential of agile project management. This kind of artifact serves as a support for collaborative work allowing the creation of indicators in a participatory way in order to motivate the communication. There are several drawbacks in this way to store project information despite the arguments about advantages for team interaction with physical boards, such as the loss of historical data. On the other hand, the popularization of technologies that enable interaction between users, like digital touchscreen panels, grows. This technology can replace the physical boards with a significant expansion of resources. This paper proposes an original interface in order to combine the simplicity of the physical boards with the features of project management software tool, according to the guidelines identified in the theory of agile project management (PM) and traditional PM. It was specially designed to exploit resources present in digital panels. This research combines a systematic literature review to demonstrate the state of the art on project management software tool and a literature review to gather recommendations for interface design in digital dashboards and user-computer interaction in order to build the proposal. Then, the usability of this new interface was evaluates, comparing it with the traditional project management software tool and agile project management software tool, through experiment. The results indicate that the new interface generates greater satisfaction to the project management team. The original contribution is the interface presented showing that there is a space for the development of new studies in the area of project management software tool, embracing new forms of interaction and use of new devices.

Im betrieblichen Umweltmanagement wird heute nach den tatsächlichen Ergebnissen eines Umweltmanagementsystems sowie nach konsistenten Kriterien zur deren Messung, Bewertung und Beurteilung gefragt. Dem Ausspruch Galileo Galilei's "Messen, was messbar ist - Messbar machen, was nicht messbar ist" folgend, soll durch das vom Bundesministerium für Bildung und Forschung (BMBF) im Förderschwerpunkt "Betriebliche Instrumente für nachhaltiges Wirtschaften (Ina)" geförderte Forschungsprojekt der TU Dresden "Environmental Performance Measurement als Instrument für nachhaltiges Wirtschaften (EPM-KOMPAS)" die Umweltleistungsmessung in deutschen Unternehmen eingeführt werden. Im Vordergrund steht die Entwicklung eines Controllinginstruments zur internen Steuerung der Umweltleistung und die praktische Umsetzung der Umweltleistungsmessung mit Hilfe eines Software-Tools. Die anwendungsorientierte Weiterentwicklung dieses Werkzeuges, bei dem bereits die notwendige Datenverfügbarkeit empirisch validiert wurde, wird in Kooperation mit Unternehmen aus der Maschinenbaubranche erfolgen. Dabei liegt der Fokus bei der Messung der Umweltleistung der einzelnen Unternehmen auf der · Identifikation von Verursachungsgrößen (Performance Drivers) der Umweltleistung und · der Verknüpfung der ökologieorientierten Steuerung mit im Unternehmen vorhandenen betriebswirtschaftlichen Konzepten. Die Steuerung der Umweltleistung erfordert eine Aufspaltung in ihre einzelnen Erfolgskomponenten. Nur so können die Verursachungsgrößen identifiziert werden, die die Entscheidungsträger effektiv und zukünftig beeinflussen sollen.

Indiana University-Purdue University Indianapolis (IUPUI) / The literature corresponding to disordered proteins has been on a rise. As the number of publications increase, the time and effort needed to manually identify the relevant publications and protein information to add to centralized repository (called DisProt) is becoming arduous and critical. Existing search facilities on PubMed can retrieve a seemingly large number of publications based on keywords and does not have any support for ranking them based on the probability of the protein names mentioned in a given abstract being added to DisProt. This thesis explores a novel system of using disorder predictors and context based dictionary methods to quickly identify publications on disordered proteins from the PubMed database. NLProt, which is built around Support Vector Machines, is used to identify protein names and PONDR-FIT which is an Artificial Neural Network based meta- predictor is used for identifying protein disorder. The work done in this thesis is of immediate significance in identifying disordered protein names. We have tested the new system on 100 abstracts from DisProt [these abstracts were found to be relevant to disordered proteins and were added to DisProt manually by the annotators.] This system had an accuracy of 87% on this test set. We then took another 100 recently added abstracts from PubMed and ran our algorithm on them. This time it had an accuracy of 68%. We suggested improvements to increase the accuracy and believe that this system can be applied for identifying disordered proteins from literature.

No description available.

A verificação funcional é o conjunto de tarefas destinado a descobrir erros gerados durante o projeto de circuitos integrados, e representa um importante desafio ao influenciar fortemente a eficiência do ciclo inteiro de produção. Estima-se que até 80% dos custos totais de projeto são devidos à verificação, tornando esta atividade o gargalo principal para reduzir o time-to-market. Tal problemática tem provocado a aparição de diversas estratégias para diminuir o esforço, ou para aumentar a capacidade de cobertura da verificação. Por um lado existe a simulação, que permite descobrir um número razoável de erros de projeto; porém, a lentidão da simulação de descrições RTL torna mínima a cobertura real de estados. Por outro lado, os métodos formais de verificação fornecem alta cobertura de estados. Um deles é a checagem de modelos, que checa a validade de um conjunto de propriedades para todos os estados do projeto sob verificação. No entanto, esta técnica padece do problema de explosão de estados, e da dificuldade de especificar um conjunto robusto de propriedades. Outra alternativa formal é a checagem de equivalência que, ao invés de verificar propriedades, compara o projeto com um modelo de referência. No entanto, a checagem de equivalência tradicional é aplicável, unicamente, a descrições no mesmo nível de abstração, e com interfaces idênticas. Como fato importante, não foram encontrados registros na literatura de sobre a verificação formal de descrições RTL, considerando ambos os aspectos computacionais (presentes no modelo de referência) e de comunicação às interfaces (provenientes da especificação funcional de protocolo). Neste trabalho apresenta-se uma metodologia de verificação formal, através do uso de técnicas de checagem de equivalência para determinar a validade de uma implementação em RTL, comparando-a com um modelo de referência em alto nível, e com um modelo formal do protocolo de comunicação. Para permitir tal checagem, a metodologia baseia-se no conceito de sequências de estados, ao invés de estados individuais como na checagem de equivalência tradicional. As discrepâncias entre níveis diferentes de abstração são consideradas, incluindo alfabetos diferentes, mapeamento entre estados, e dessemelhanças temporais. A caracterização e solução do problema são desenvolvidas através de um quadro teórico, onde se apresentam conceitos, e definições, cuja validade é provada formalmente. Uma ferramenta para aplicação prática da metodologia foi desenvolvida e aplicada sobre diferentes tipos de descrições RTL, escritas nas linguagens VHDL e SystemC. Os resultados demonstram efetividade e eficiência na verificação formal de circuitos digitais que incluem, mas não se limitam à correção de erros, encriptação, processamento de imagens, e funções matemáticas. Também, evidencia-se a capacidade da ferramenta para descobrir erros de tipo combinatório e sequencial injetados propositalmente, relacionados com a funcionalidade do modelo de referência, assim como, com a da especificação do protocolo de comunicação, dentro de tempos e número de iterações praticáveis em casos reais. / Functional verification is the group of tasks aiming the discovery of bugs created during integrated circuit design, and represents an important challenge by its strong influence on efficiency throughout production cycles. As an estimative, up to 80% of the whole design costs are due to verification, which makes verification the greatest bottleneck while attempting to reduce time-to-market. Such problem has given rise to a series of techniques to reduce the effort, or to increase verification coverage capability. On the one side, simulation allows finding a good number of bugs, but it is still far from reaching high state coverage because of RTL cycle-accurate slowness. On the other side, formal approaches supply high state coverage. Model checking, for instance, checks the validness of a set of properties for all designs states. However, a strong disadvantage resides in defining and determining the quality of the set of properties to verify, not to mention state explosion. Sequential equivalence checking, which instead of checking properties compares the design with a reference model. Nevertheless, traditionally it can only be applied between circuit descriptions where a one-to-one correspondence for states, as well as for memory elements, is expected. As a remarkable issue, no works were found in literature that dealt with formal verification of RTL designs, while taking care of both computational aspects, present in the high-level reference model, and interface communication aspects, which proceed from the protocol functional specification. This work presents a formal verification methodology, which uses equivalence checking techniques, to validate RTL descriptions through direct comparison with a high-level reference model, and with formal model of the communication protocol. It is based on extracting and comparing complete sequences of states, instead of single states as in traditional equivalence checking, in order to determine if the design intention is maintained in RTL implementation. The natural discrepancies between system level and RTL code are considered, including non-matching interface and memory elements, state mapping, and process concurrency. For the complete problem characterization and solution, a theoretical framework is introduced, where concepts and definitions are provided, and whose validity is formally proved. A tool to apply systematically the methodology was developed and applied on different types of RTL descriptions, written in VHDL and SystemC languages. The results show that the approach may be applied effectively and efficiently to verify formally digital circuits that include, but are not limited to error correction, encryption, image processing, and math functions. Also, evidence has been obtained about the capacity of the tool to discover both combinatory and sequential bugs injected on purpose, related with computational and protocol functionalities, on real scenarios.

A verificação funcional é o conjunto de tarefas destinado a descobrir erros gerados durante o projeto de circuitos integrados, e representa um importante desafio ao influenciar fortemente a eficiência do ciclo inteiro de produção. Estima-se que até 80% dos custos totais de projeto são devidos à verificação, tornando esta atividade o gargalo principal para reduzir o time-to-market. Tal problemática tem provocado a aparição de diversas estratégias para diminuir o esforço, ou para aumentar a capacidade de cobertura da verificação. Por um lado existe a simulação, que permite descobrir um número razoável de erros de projeto; porém, a lentidão da simulação de descrições RTL torna mínima a cobertura real de estados. Por outro lado, os métodos formais de verificação fornecem alta cobertura de estados. Um deles é a checagem de modelos, que checa a validade de um conjunto de propriedades para todos os estados do projeto sob verificação. No entanto, esta técnica padece do problema de explosão de estados, e da dificuldade de especificar um conjunto robusto de propriedades. Outra alternativa formal é a checagem de equivalência que, ao invés de verificar propriedades, compara o projeto com um modelo de referência. No entanto, a checagem de equivalência tradicional é aplicável, unicamente, a descrições no mesmo nível de abstração, e com interfaces idênticas. Como fato importante, não foram encontrados registros na literatura de sobre a verificação formal de descrições RTL, considerando ambos os aspectos computacionais (presentes no modelo de referência) e de comunicação às interfaces (provenientes da especificação funcional de protocolo). Neste trabalho apresenta-se uma metodologia de verificação formal, através do uso de técnicas de checagem de equivalência para determinar a validade de uma implementação em RTL, comparando-a com um modelo de referência em alto nível, e com um modelo formal do protocolo de comunicação. Para permitir tal checagem, a metodologia baseia-se no conceito de sequências de estados, ao invés de estados individuais como na checagem de equivalência tradicional. As discrepâncias entre níveis diferentes de abstração são consideradas, incluindo alfabetos diferentes, mapeamento entre estados, e dessemelhanças temporais. A caracterização e solução do problema são desenvolvidas através de um quadro teórico, onde se apresentam conceitos, e definições, cuja validade é provada formalmente. Uma ferramenta para aplicação prática da metodologia foi desenvolvida e aplicada sobre diferentes tipos de descrições RTL, escritas nas linguagens VHDL e SystemC. Os resultados demonstram efetividade e eficiência na verificação formal de circuitos digitais que incluem, mas não se limitam à correção de erros, encriptação, processamento de imagens, e funções matemáticas. Também, evidencia-se a capacidade da ferramenta para descobrir erros de tipo combinatório e sequencial injetados propositalmente, relacionados com a funcionalidade do modelo de referência, assim como, com a da especificação do protocolo de comunicação, dentro de tempos e número de iterações praticáveis em casos reais. / Functional verification is the group of tasks aiming the discovery of bugs created during integrated circuit design, and represents an important challenge by its strong influence on efficiency throughout production cycles. As an estimative, up to 80% of the whole design costs are due to verification, which makes verification the greatest bottleneck while attempting to reduce time-to-market. Such problem has given rise to a series of techniques to reduce the effort, or to increase verification coverage capability. On the one side, simulation allows finding a good number of bugs, but it is still far from reaching high state coverage because of RTL cycle-accurate slowness. On the other side, formal approaches supply high state coverage. Model checking, for instance, checks the validness of a set of properties for all designs states. However, a strong disadvantage resides in defining and determining the quality of the set of properties to verify, not to mention state explosion. Sequential equivalence checking, which instead of checking properties compares the design with a reference model. Nevertheless, traditionally it can only be applied between circuit descriptions where a one-to-one correspondence for states, as well as for memory elements, is expected. As a remarkable issue, no works were found in literature that dealt with formal verification of RTL designs, while taking care of both computational aspects, present in the high-level reference model, and interface communication aspects, which proceed from the protocol functional specification. This work presents a formal verification methodology, which uses equivalence checking techniques, to validate RTL descriptions through direct comparison with a high-level reference model, and with formal model of the communication protocol. It is based on extracting and comparing complete sequences of states, instead of single states as in traditional equivalence checking, in order to determine if the design intention is maintained in RTL implementation. The natural discrepancies between system level and RTL code are considered, including non-matching interface and memory elements, state mapping, and process concurrency. For the complete problem characterization and solution, a theoretical framework is introduced, where concepts and definitions are provided, and whose validity is formally proved. A tool to apply systematically the methodology was developed and applied on different types of RTL descriptions, written in VHDL and SystemC languages. The results show that the approach may be applied effectively and efficiently to verify formally digital circuits that include, but are not limited to error correction, encryption, image processing, and math functions. Also, evidence has been obtained about the capacity of the tool to discover both combinatory and sequential bugs injected on purpose, related with computational and protocol functionalities, on real scenarios.