Ces travaux de thèse portent sur l’étude des solutions innovantes de caractérisation destinées à l’amélioration de la précision du schéma équivalent petit signal à des fréquences d’ordre millimétrique. Après un état de l’art dans ce domaine et suite à plusieurs caractérisations au niveau composant, une nouvelle structure de test “nouvelle approche” est conçue, réalisée et caractérisée. Cette approche est basée sur une nouvelle méthode d’extraction du schéma équivalent petit signal à partir d’une structure adaptée. Cette méthode réalise une adaptation des impédances du transistor sous test aux impédances des équipements de mesure. Comme résultats, la transmission du signal entre la source et le composant sous test ainsi que la précision de la mesure des paramètres extraits sont améliorés. La méthode développée permet la validation des modèles compacts des composants fabriqués en technologie BiCMOS 0.25μm au niveau circuit. Les mesures réalisées ont montré une bonne amélioration de l’extraction entre un transistor sous test seul et un transistor sous test adapté. La méthode d’investigation proposée permet l’extraction des modèles à des très hautes fréquences avec une meilleure précision. Cette thèse ouvre donc des perspectives pour la caractérisation en bande millimétrique notamment caractérisation des structures adaptées en impédances et de méthodes de de-embedding dédiées à ces dernières. / This thesis deals with the study of innovative solutions for small signal characterization at millimeter wave frequency. After a state of the art in this field and following to several characterizations at device level, a new test structure “new approach” is designed, fabricated, and characterized. The approach of characterizing at circuit level is based on a new method to extract the small signal equivalent circuit using matched test structures. This method proposed here makes the DUT impedances carefully match the characteristic impedances of the measurement equipment. In results, the transmission of the signal from the source to the DUT is improved while the parameters extraction accuracy is improved. The developed method enables the BiCMOS 0.25μm compact models validation in circuit level in mm-Wave band and enables accurate parameter extraction in a narrow band at higher frequencies. The verification results demonstrated that the new test structure significantly outperformed the conventional method in measurement accuracy specifically in very high frequency. Some aspects of the matched test structure could be subject of further investigation. In particularly topics such as, characterization over multiple test structure geometries and deembedding test structure losses.

Au cours des dernières décennies, les circuits intégrés de puissance ont connu une croissance très importante. Aujourd'hui la régulation et distribution d'énergie électrique jouent un rôle crucial. La réduction constante des dimensions ainsi que le besoin en densité de puissance de plus en plus élevée ont mis en évidence la nécessité de structures toujours plus performantes. La technologie "smart power" a été développée pour satisfaire ces demandes. Cette technologie utilise les dispositifs DMOS, offrant de nouvelles solutions grâce à ses caractéristiques uniques forte tension et fort courant. Le fonctionnement de ces dispositifs est accompagné par l'apparition de nombreux phénomènes. Une bonne modélisation permet de rendre compte de ces phénomènes et prédire le comportement physique du transistor avant sa production. L'objectif de cette thèse était donc d'améliorer la modélisation et de mettre en place une méthode d'extraction de certains paramètres physiques liés au fonctionnement du MOS HV (High Voltage). Cette thèse a été principalement dédiée à la modélisation du phénomène de l'auto-échauffement et à la définition d'une méthode d'extraction des parasites RF dans les transistors MOS et, enfin, à la comparaison du macro-modèle utilisé par STMicroelectronics avec le modèle compact HiSIM_HV dédié au MOS HV. Pour cela, il était essentiel de mettre en place des nouvelles procédures de modélisation et d'extraction et de dessiner des structures de test spécifiques. Les résultats présentés dans cette thèse ont été validés par différentes comparaisons avec les mesures en technologies sur SOI et sur substrat massif.