El objetivo del presente trabajo es analizar y comprobar el comportamiento de los ISFETs respecto a los MOSFETs. Para lograr lo anterior se utilizarán técnicas modernas de simulación y ensayos en laboratorio; de esta forma se podrá observar las similitudes y diferencias de comportamiento, y dependencias entre las variaciones tales como corriente de drenador respecto a variaciones del voltaje umbral. Además, esta comprobación se realizará considerando los valores de los parámetros de fabricación que ha generado el fabricante de los ISFETs y asumiendo valores intrínsecos de este dispositivo y siempre observando lo que sucede con los MOSFETs en situaciones similares.

This thesis is a combination of the development of numerical models regarding transient simulation of transmission lines and their advantages associated with fault location methods. The transmission line models presented in this work are in time-domain, which is a new approach considering traditional methods as being the phasor and traveling wave techniques. The use of phasors for this purpose has some technical difficulties: the presence of a damped DC component, greater influence of the fault impedance and metrological equipment layout. This work deals with single-phase AC and mono polar DC transmission lines. The proposed transmission line model has three main differentials compared to the traditional Bergeron model: full distribution of linear resistance; full distribution of leakage conductance; and just one recurrence of historical values. The first point is critical for evaluation of the exponential component of transient short circuit currents. The second point refers to the inclusion of the corona effect in the transmission line modeling. The single recurrence indicated in the third topic is given by the complete resolution of the telegrapher\'s equations, so there is no need of serial composition to improve waveform accuracy. The principle of fault location method is calculating the absolute difference between fault voltages seen by the transmission line ends. This technique guarantees a lower influence of the fault impedance and its electrical parameters. / Esta dissertação é uma combinação do desenvolvimento de modelos numéricos para simulação de transitórios eletromagnéticos em linhas de transmissão e suas benesses associadas à localização de faltas. Os modelos de linha de transmissão aqui apresentados estão no domínio do tempo, o que descaracteriza a abordagem tradicional de localização de faltas como técnicas fasoriais e ondas viajantes. A utilização de fasores para esse propósito admite algumas dificuldades técnicas: presença da componente DC amortecida, maior influência da impedância de falta e disposição dos equipamentos metrológicos. Abordam-se linhas de transmissão de sistemas alternado monofásico e contínuo monopolar. A modelagem proposta possui três principais diferenciais frente ao modelo de Bergeron: plena distribuição da resistência linear; plena distribuição da condutância transversal; e apenas uma recorrência a valores históricos. O primeiro ponto é fundamental para avaliação da componente exponencialmente amortecida das correntes transitórias de curto circuito. O segundo ponto se refere à inclusão do efeito corona no modelamento. A recorrência unitária apontada no terceiro tópico apresenta a vantagem de não ser necessária a composição em série do modelo para aprimorar a qualidade das formas de onda. O princípio de localização de faltas se dá pelo cálculo da diferença absoluta entre as tensões instantâneas de falta vistas pelos terminais da linha. Essa técnica garante uma menor influência de impedância de falta e dos parâmetros elétricos.

A importância da pesquisa em eletrônica orgânica, se comparada à microeletrônica convencional baseada principalmente em silício, surge pela presença de inúmeros semicondutores e técnicas de deposição de baixo custo e em grande superfície. Os Transistores de Filmes Finos Orgânicos (OTFTs, do inglês Organic Thin-Film Transistors) são a unidade fundamental em circuitos eletrônicos e, geralmente, apresentam a estrutura de um transistor de efeito de campo. Podem ser fabricados sobre substratos plásticos e oferecem grande número de aplicações como: mostradores, etiquetas de identificação por rádio frequência e eletrônica têxtil. Além disso, há demanda por componentes eletrônicos portáteis e baratos, principalmente como sensores em diagnósticos médicos e veterinários in-situ. A geometria de OTFT mais utilizada em sensores na atualidade é a bottom gate sobre substratos de silício altamente dopado e com óxido de porta inorgânico. Polímeros como poli(3-hexiltiofeno) (P3HT) vêm sendo amplamente utilizados pela comunidade científica, atestando o potencial comercial deste semicondutor em sensores. Neste contexto, esta tese apresenta o desenvolvimento de transistores à base de P3HT como sensores na detecção de analitos em fase vapor. O estudo é composto por uma etapa inicial de caracterização da mobilidade dos portadores de carga por técnicas de transiente de corrente, seguida pela otimização do desempenho de parâmetros elétricos do transistor através de alterações no processamento dos filmes dielétrico e semicondutor. Enfim, conclui-se a investigação através do entendimento dos fatores ligados à degradação do OTFT após exposição à atmosfera e sob estresse elétrico, além do detalhamento da sensibilidade e especificidade do sensor. Sensores de P3HT oferecem enorme potencial de detecção de amônia, cetonas e compostos organoclorados. Outros semicondutores poliméricos são provavelmente necessários para maior especificidade em relação a vapor dágua e álcoois. / Research on organic electronics, compared to conventional silicon-based microelectronics, is necessary as it offers plenty of semiconductors and low-cost deposition techniques that can be performed over wide surfaces. Organic Thin-Film Transistors (OTFTs) are the fundamental unity in electronic circuits and, usually, display the metal insulator semiconductor field-effect transistor (MISFET) structure. OTFTs can be processed over cheap plastic substrates and integrate a high number of applications as: flexible displays, radio frequency identification tags, textile electronics and sensors (e.g. chemical and biological compounds). Nowadays, consumers demand portable and low-cost electronic devices, mainly as sensors for in-situ medical and veterinarian diagnosis. The most widely used OTFT structure in sensing is the bottom-gate/bottom-contact FET over highly-doped silicon substrates and inorganic dielectrics. Polymers as poly(3-hexylthiophene) (P3HT) have found increasing acceptance by the scientific community, attesting their potential as semiconductors for commercial applications. In this context, the thesis lies in the development of organic transistors based in P3HT polymer for the detection of vapor-phase compounds. This study begins with transistor performance optimization through changes in dielectric and semiconductor processing. Thin-film thickness and P3HT cast solution drying time are the main studied parameters. It involves also the understanding of device performance degradation when exposed to atmosphere and under bias stress, before finally mapping sensitivity and specificity against gaseous analytes. P3HT-based sensors are potentially interesting for ammonia, ketones and organochlorides detection. Other polymeric semiconductors may be necessary to increase specificity against water steam and alcohol analytes.

Este trabalho apresenta o estudo do desempenho analógico do transistor SOI MOSFET com tensão de limiar dinamicamente variável (DTMOS). Esse dispositivo é fabricado em tecnologia SOI parcialmente depletado (PD). A tensão de limiar desta estrutura varia dinamicamente porque a porta do transistor está curto-circuitada com o canal do mesmo, melhorando significativamente suas características elétricas quando comparadas aos transistores PD SOI MOSFET convencionais. Entre as características principais desse dispositivo, pode-se citar a inclinação de sublimiar praticamente ideal (60 mV/dec), devido ao reduzido efeito de corpo, resultando num aumento significativo da corrente total que corresponde à soma da corrente do transistor principal com a corrente do transistor bipolar parasitário inerente à estrutura. Diversas simulações numéricas bidimensionais, utilizando o simulador ATLAS, foram executadas a fim de se obter um melhor entendimento do dispositivo DTMOS, quando comparado com o SOI convencional. As características elétricas analisadas através da simulação numérica bidimensional apresentam a corrente de dreno em função da polarização da porta considerando VD baixo e alto (25 mV e 1V). O canal teve uma variação de 1 até 0,15 µm. Através dessas simulações foram obtidos as principais características elétricas e parâmetros analógicos para estudo do DTMOS em comparação com o SOI convencional como: transcondutância (gm), tensão de limiar (VTH), inclinação de sublimiar (S). Considerando a polarização de dreno em 1V foi obtido a transcondutância e a inclinação de sublimiar. Na etapa seguinte foi feito simulações para obter as curvas características de IDS x VDS, onde a tensão aplicada na porta variou de 0 a 200 mV (VGT), onde se obteve a tensão Early (VEA), a condutância de saída (gD) dos dispositivos, bem como o ganho intrínseco de tensão DC (AV) e a freqüência de ganho unitário (fT). Os resultados experimentais foram realizados em duas etapas: na primeira, extraíram-se todas as curvas variando o comprimento do canal (L) de 10 à 0,15 µm e na segunda, manteve-se um valor fixo do comprimento do canal (10 µm), variando somente a largura do canal (W) entre 10 e 0,8 µm, para identificar quais seriam os impactos nos resultados. A relação da transcondutância pela corrente de dreno do DTMOS foi 40 V-1 na média, independentemente do comprimento do canal e observou-se um aumento de 14 dB no ganho intrínseco quando usado o comprimento de canal de 0,22 µm, em comparação com SOI convencional. Foi verificado uma melhora na performance dos parâmetros analógicos do DTMOS quando comparado com o PDSOI e têm sido muito utilizado em aplicações de baixa tensão e baixa potência. / This work presents the study of analog performance parameters of PDSOI (Partially-depleted) transistor in comparison with a Dynamic Threshold MOS transistor (DTMOS). The DTMOS is a partially-depleted device with dynamic threshold voltage. This variation of threshold voltage is obtained when the gate is connected to the silicon film (channel) of the PDSOI device, improving the electrical characteristics of a conventional SOI. The characteristics of this device is an ideal subthreshold slope (60mV/dec), due to the reduced body effect and improved current drive. When the gate voltage increases in DTMOS (body tied to gate), there is a body potential increase, which results in a higher drain current due to the sum of the MOS current with the bipolar transistor (BJT) one. Several two-dimensional numerical simulations were done with the ATLAS Simulator to obtain a better knowledge of DTMOS device to compare with PDSOI. The electrical characteristics analyzed through two-dimensional numerical simulations are the drain current as a function of (VGS) with drain bias fixed at 25 mV and 1 V. The channel length varied from 10 to 1 um. Through these simulations the main electrical characteristics and the analog performance parameters were obtained of DTMOS in comparison with conventional SOI, as: transconductance (gm), threshold (VTH) voltage, and subthreshold slope (S). Considering the drain bias of 1V, transconductance and subthreshold voltage were obtained. In the next step, the characteristics curves of drain current (IDS) as a function of (VDS), where the gate bias varied from 0 to 200 mV of (VGT), to obtain the Early voltage (VEA) and output conductance (gD), the intrinsic gain DC (AV) and a unit-gain frequency to both devices were simulated. The experimental results were measured in two steps: in the first step all electrical characteristics and parameters considering a channel length (L) variation were obtained and in the second step a channel length was fixed and varied the width (W) was varied to study if this variation had any effects on the results. The gm/IDS ratio of DTMOS was 40 V-1 , independent of channel length and a increase of 14 dB in intrinsic gain, when using a channel length of 0,22 µm, compared with the conventional SOI was obtained. Improvement was observed in the performance of analog parameters when compared whit conventional SOI and DTMOS has been widely used in Low-Power- Low-Voltage applications.

Neste trabalho é apresentado um estudo do efeito da tensão mecânica uniaxial e biaxial no ruído de baixa frequência nos transistores SOI planares e tridimensionais (MuGFETs de porta tripla) com diferentes orientações cristalográficas, além de um estudo das características analógicas nos transistores planares e tipo MuGFET de porta tripla. Nos transistores planares, o estudo do ruído de baixa frequência demonstrou uma melhora para os transistores tensionados no regime de saturação, independente do comprimento de canal, entretanto para a região linear, a tensão mecânica somente reduziu o ruído para um comprimento de canal pequeno (160nm). Nas características analógicas, foi utilizado o recurso da simulação numérica bidimensional para obtenção dos resultados. Os resultados mostram que os transistores tensionados são capazes de promover um melhor desempenho na transcondutância, na ordem de um aumento no mínimo de 40% , indicando para comprimentos longos de canal (910 nm) uma aumento de 56% para tensão mecânica biaxial e o oposto para a uniaxial (45%) (160 nm): entretanto, na condutância de saída, a tensão mecânica de forma geral promove uma maior degradação, aumento de 3% para um transistor uniaxial e aumento de 105% para o transistor biaxial. No ganho intrínseco de tensão, mais uma vez os transistores tensionados melhoraram de desempenho: contudo, neste caso, melhor resultado foi para o transistor biaxial, chegando a 5 dB de ganho. Nos transistores de porta tripla, a análise do ruído foi realizada nos transistores tensionados e convencionais operando em saturação e, de forma geral, a tensão mecânica piora o ruído de baixa frequência em uma ordem de grandeza para o transistor estreito, ocorrendo apenas uma melhora quase imperceptível num transistor largo ou quase planar. Na análise do ruído para os transistores rotacionados para a região linear, apresentaram dependência 1/f, com o ruído governado pela flutuação do número de portadores associado à flutuação na mobilidade: a tensão mecânica piora o ruído, entretanto, adicionando a rotação do substrato, ocorre uma melhora do ruído devido à redução das armadilhas de interface, ocasionando numa melhor interface lateral. Para dispositivos largos, o plano de topo sofre um aumento da concentração das armadilhas, piorando a interface superior devido a rotação do substrato, resultando um pior ruído. Nas características analógicas, os transistores de MuGFETs de porta tripla com tensão mecânica e substrato rotacionado foram estudados, onde a rotação do substrato em 45º mais a presença da tensão mecânica promoveram uma piora nos resultados, principalmente na transcondutância, onde a piora variou de 45 % até 15 %, para um dispositivo estreito (20 nm ) e um largo (870 nm). / This work presents a study of the uniaxial and biaxial mechanical stress effect on low frequency noise in planar and three-dimensional SOI transistors (triple gate) with different crystal orientation, and an study of analog parameters in planar and for triple gate MuGFET. In planar transistor, the study of low frequency noise showed an improvement in low frequency noise for strained transistors in saturation regime, regardless of the channel length, however for the linear regime, the mechanical stress only reduced the noise in a small channel length (160nm). In the analog characteristics was used the feature of two-dimensional numerical simulation for the expansion of the results. The results shows that the strained transistors are capable to promoting a better performance in transconductance in a order at least 40%, indicating for a long channel lengths (910nm) an improvement of 56% in favor of biaxial stress and the opposite to uniaxial (45%) (160nm), however in the output conductance, the mechanical stress promotes higher degradation, ranging from 3% to uniaxial transistor and 105% for biaxial transistor. The intrinsic voltage gain, the strained transistors improved the performance, but in this case a best result was found for the biaxial strain reaching 5 dB. In triple gate transistors, the analysis of noise was performed on strained and conventional operating in saturation, and generally the worsening of mechanical stress on the low frequency noise in a order of magnitude for the marrow transistor, occurring only barely perceptible improvement seen in wider transistor or quasi-planar. The noise analysis for rotated transistors in linear region, showed a 1/f noise characteristic governed by the carrier number of fluctuations associated with fluctuations in mobility, the mechanical stress worsens the noise, however, by adding the substrate rotation occurs improves noise due to reduction of interface traps leading to a better sidewall interface. For larger devices the top plane suffer an increase of interface traps, worsening the top interface due to rotation of the substrate, causing a worse noise. In the analog characteristics, the triple gate MuGFETs transistors with mechanical stress and rotated substrate were studied, where the rotation of the substrate in 45º plus mechanical stress promoted a worsening of the results, particularly in the transconductance, where the worsening ranged from 45% up to 15% for a narrow device (20 nm) and a large (870 nm).

A tecnologia dos semicondutores inorgânicos tem dominado a indústria eletrônica por muitos anos. No entanto, com a descoberta dos polímeros condutores um esforço considerável tem sido dedicado ao estudo e às aplicações tecnológicas desses materiais em dispositivos eletrônicos, dando início a um novo ramo da eletrônica: a Eletrônica Orgânica (EO). Uma das grandes vantagens da EO reside nos métodos de processamento. Os materiais orgânicos são facilmente processados em solução, portanto permite o uso de diversas técnicas de deposição, como por exemplo, as técnicas de impressão. Dentre as técnicas de impressão, a jato de tinta é a que mostra ser mais adequada à impressão de circuitos. Ela permite depositar volumes de soluções (ou suspensões) da ordem de picolitros em cada gota mantendo padrões bem definidos. Além disso, elimina o uso de máscaras, ocasionando diminuição nos custos e desperdício de material e, por ser um método de deposição tipo não-contato, minimiza possíveis contaminações. Esta tese dedicou-se, dentro desse contexto, ao domínio da técnica de jato de tinta para a confecção de transistores de efeito de campo orgânico (OFETs) tipo p e tipo n, e com aplicação em um inversor lógico unipolar. Os OFETs impressos usaram a arquitetura top gate/bottom contact (TG/BC. Os filmes semicondutores foram formados por várias linhas impressas sobre a região dos eletrodos fonte e dreno. Para os OFETs tipo p foi utilizado o semicondutor Poli(3-hexiltiofeno) régio-regular (rr-P3HT). Foram fabricados OFETs tipo p com a impressão de linhas utilizando os quatro diferentes padrões de deposição da impressora Autodrop. OFETs tipo p com mobilidade em torno de 3x10-3 cm2/V.s e razões Ion/Ioff da ordem de 103 foram obtidos utilizando um padrão de deposição paralelo e outro perpendicular a fonte e dreno. Para os OFETs tipo n o semicondutor usado foi o Poli{[N,N\'-bis(2-octildodecil)-naftaleno-1,4,5,8-bis(dicarboximida)-2,6-diil]-alt-5,5\'-(2,2\'-bitiofeno)]} (P(NDI2OD-T2)). Dentre os OFETs tipo n impressos os melhores apresentaram mobilidades em torno de 10-2 cm2/V.s e razões Ion/Ioff de aproximadamente 5x102. Ambos os OFETs impressos foram aplicados em inversores lógicos digitais unipolares com ganhos maiores que 1. / The technology of inorganic semiconductors has dominated the industry of electronics for many years. However, since the discovery of conductive polymers considerable effort has been devoted to studies and technological applications of these materials in electronic devices, starting a new branch of electronics: Organic Electronics (OE). One of the great advantages of OE lies in the processing methods. The organic materials are easily handled in solution, thus allows the use of various deposition techniques, as for example the printing techniques. Among the techniques of printing, inkjet is showing to be more suitable for printing circuits. It allows you to deposit solutions (or suspensions) volumes on the order of picoliters in each drop, performing well-defined patterns. Furthermore, it eliminates the use of masks, resulting in reduced costs and material waste. This thesis is dedicated to the field of inkjet technique, specifically for the fabrication of organic field-effect transistors (OFETs), p-type and n-type, and application in a unipolar logic inverter. Printed OFETs used architecture top gate/bottom contact (TG/BC). The semiconductor films were formed by several printed lines on the region of the source and drain electrodes. For p-type OFETs we used poly (3-hexylthiophene ) regio-regular (rr-P3HT) as semiconducting material. The p-type OFETs were fabricated using the four different patterns of deposition of the printer Autodrop. These OFETs showed mobility around 3x10-3 cm2/V.s and Ion/Ioff ratio of the order of 103 for the deposition pattern parallel and perpendicular to source and drain. For the n-type OFETs the semiconductor used was Poly{[N,N\'-bis(2-octyldodecyl)-naphthalene-1,4,5,8-bis(dicarboximide)-2,6-diyl]-alt-5,5\'-(2,2\'-bithiophene)]} (P(NDI2OD-T2)). Among the printed n-type OFETs the best showed mobility around of 10-2 cm2/V.s and Ion/Ioff ratio of the order of 5x102. Both printed OFETs were applied in unipolar digital logic inverters, with gains greater than 1.

Este trabalho apresenta o estudo do desempenho analógico do transistor SOI MOSFET com tensão de limiar dinamicamente variável (DTMOS). Esse dispositivo é fabricado em tecnologia SOI parcialmente depletado (PD). A tensão de limiar desta estrutura varia dinamicamente porque a porta do transistor está curto-circuitada com o canal do mesmo, melhorando significativamente suas características elétricas quando comparadas aos transistores PD SOI MOSFET convencionais. Entre as características principais desse dispositivo, pode-se citar a inclinação de sublimiar praticamente ideal (60 mV/dec), devido ao reduzido efeito de corpo, resultando num aumento significativo da corrente total que corresponde à soma da corrente do transistor principal com a corrente do transistor bipolar parasitário inerente à estrutura. Diversas simulações numéricas bidimensionais, utilizando o simulador ATLAS, foram executadas a fim de se obter um melhor entendimento do dispositivo DTMOS, quando comparado com o SOI convencional. As características elétricas analisadas através da simulação numérica bidimensional apresentam a corrente de dreno em função da polarização da porta considerando VD baixo e alto (25 mV e 1V). O canal teve uma variação de 1 até 0,15 µm. Através dessas simulações foram obtidos as principais características elétricas e parâmetros analógicos para estudo do DTMOS em comparação com o SOI convencional como: transcondutância (gm), tensão de limiar (VTH), inclinação de sublimiar (S). Considerando a polarização de dreno em 1V foi obtido a transcondutância e a inclinação de sublimiar. Na etapa seguinte foi feito simulações para obter as curvas características de IDS x VDS, onde a tensão aplicada na porta variou de 0 a 200 mV (VGT), onde se obteve a tensão Early (VEA), a condutância de saída (gD) dos dispositivos, bem como o ganho intrínseco de tensão DC (AV) e a freqüência de ganho unitário (fT). Os resultados experimentais foram realizados em duas etapas: na primeira, extraíram-se todas as curvas variando o comprimento do canal (L) de 10 à 0,15 µm e na segunda, manteve-se um valor fixo do comprimento do canal (10 µm), variando somente a largura do canal (W) entre 10 e 0,8 µm, para identificar quais seriam os impactos nos resultados. A relação da transcondutância pela corrente de dreno do DTMOS foi 40 V-1 na média, independentemente do comprimento do canal e observou-se um aumento de 14 dB no ganho intrínseco quando usado o comprimento de canal de 0,22 µm, em comparação com SOI convencional. Foi verificado uma melhora na performance dos parâmetros analógicos do DTMOS quando comparado com o PDSOI e têm sido muito utilizado em aplicações de baixa tensão e baixa potência. / This work presents the study of analog performance parameters of PDSOI (Partially-depleted) transistor in comparison with a Dynamic Threshold MOS transistor (DTMOS). The DTMOS is a partially-depleted device with dynamic threshold voltage. This variation of threshold voltage is obtained when the gate is connected to the silicon film (channel) of the PDSOI device, improving the electrical characteristics of a conventional SOI. The characteristics of this device is an ideal subthreshold slope (60mV/dec), due to the reduced body effect and improved current drive. When the gate voltage increases in DTMOS (body tied to gate), there is a body potential increase, which results in a higher drain current due to the sum of the MOS current with the bipolar transistor (BJT) one. Several two-dimensional numerical simulations were done with the ATLAS Simulator to obtain a better knowledge of DTMOS device to compare with PDSOI. The electrical characteristics analyzed through two-dimensional numerical simulations are the drain current as a function of (VGS) with drain bias fixed at 25 mV and 1 V. The channel length varied from 10 to 1 um. Through these simulations the main electrical characteristics and the analog performance parameters were obtained of DTMOS in comparison with conventional SOI, as: transconductance (gm), threshold (VTH) voltage, and subthreshold slope (S). Considering the drain bias of 1V, transconductance and subthreshold voltage were obtained. In the next step, the characteristics curves of drain current (IDS) as a function of (VDS), where the gate bias varied from 0 to 200 mV of (VGT), to obtain the Early voltage (VEA) and output conductance (gD), the intrinsic gain DC (AV) and a unit-gain frequency to both devices were simulated. The experimental results were measured in two steps: in the first step all electrical characteristics and parameters considering a channel length (L) variation were obtained and in the second step a channel length was fixed and varied the width (W) was varied to study if this variation had any effects on the results. The gm/IDS ratio of DTMOS was 40 V-1 , independent of channel length and a increase of 14 dB in intrinsic gain, when using a channel length of 0,22 µm, compared with the conventional SOI was obtained. Improvement was observed in the performance of analog parameters when compared whit conventional SOI and DTMOS has been widely used in Low-Power- Low-Voltage applications.

A importância da pesquisa em eletrônica orgânica, se comparada à microeletrônica convencional baseada principalmente em silício, surge pela presença de inúmeros semicondutores e técnicas de deposição de baixo custo e em grande superfície. Os Transistores de Filmes Finos Orgânicos (OTFTs, do inglês Organic Thin-Film Transistors) são a unidade fundamental em circuitos eletrônicos e, geralmente, apresentam a estrutura de um transistor de efeito de campo. Podem ser fabricados sobre substratos plásticos e oferecem grande número de aplicações como: mostradores, etiquetas de identificação por rádio frequência e eletrônica têxtil. Além disso, há demanda por componentes eletrônicos portáteis e baratos, principalmente como sensores em diagnósticos médicos e veterinários in-situ. A geometria de OTFT mais utilizada em sensores na atualidade é a bottom gate sobre substratos de silício altamente dopado e com óxido de porta inorgânico. Polímeros como poli(3-hexiltiofeno) (P3HT) vêm sendo amplamente utilizados pela comunidade científica, atestando o potencial comercial deste semicondutor em sensores. Neste contexto, esta tese apresenta o desenvolvimento de transistores à base de P3HT como sensores na detecção de analitos em fase vapor. O estudo é composto por uma etapa inicial de caracterização da mobilidade dos portadores de carga por técnicas de transiente de corrente, seguida pela otimização do desempenho de parâmetros elétricos do transistor através de alterações no processamento dos filmes dielétrico e semicondutor. Enfim, conclui-se a investigação através do entendimento dos fatores ligados à degradação do OTFT após exposição à atmosfera e sob estresse elétrico, além do detalhamento da sensibilidade e especificidade do sensor. Sensores de P3HT oferecem enorme potencial de detecção de amônia, cetonas e compostos organoclorados. Outros semicondutores poliméricos são provavelmente necessários para maior especificidade em relação a vapor dágua e álcoois. / Research on organic electronics, compared to conventional silicon-based microelectronics, is necessary as it offers plenty of semiconductors and low-cost deposition techniques that can be performed over wide surfaces. Organic Thin-Film Transistors (OTFTs) are the fundamental unity in electronic circuits and, usually, display the metal insulator semiconductor field-effect transistor (MISFET) structure. OTFTs can be processed over cheap plastic substrates and integrate a high number of applications as: flexible displays, radio frequency identification tags, textile electronics and sensors (e.g. chemical and biological compounds). Nowadays, consumers demand portable and low-cost electronic devices, mainly as sensors for in-situ medical and veterinarian diagnosis. The most widely used OTFT structure in sensing is the bottom-gate/bottom-contact FET over highly-doped silicon substrates and inorganic dielectrics. Polymers as poly(3-hexylthiophene) (P3HT) have found increasing acceptance by the scientific community, attesting their potential as semiconductors for commercial applications. In this context, the thesis lies in the development of organic transistors based in P3HT polymer for the detection of vapor-phase compounds. This study begins with transistor performance optimization through changes in dielectric and semiconductor processing. Thin-film thickness and P3HT cast solution drying time are the main studied parameters. It involves also the understanding of device performance degradation when exposed to atmosphere and under bias stress, before finally mapping sensitivity and specificity against gaseous analytes. P3HT-based sensors are potentially interesting for ammonia, ketones and organochlorides detection. Other polymeric semiconductors may be necessary to increase specificity against water steam and alcohol analytes.

This thesis is a combination of the development of numerical models regarding transient simulation of transmission lines and their advantages associated with fault location methods. The transmission line models presented in this work are in time-domain, which is a new approach considering traditional methods as being the phasor and traveling wave techniques. The use of phasors for this purpose has some technical difficulties: the presence of a damped DC component, greater influence of the fault impedance and metrological equipment layout. This work deals with single-phase AC and mono polar DC transmission lines. The proposed transmission line model has three main differentials compared to the traditional Bergeron model: full distribution of linear resistance; full distribution of leakage conductance; and just one recurrence of historical values. The first point is critical for evaluation of the exponential component of transient short circuit currents. The second point refers to the inclusion of the corona effect in the transmission line modeling. The single recurrence indicated in the third topic is given by the complete resolution of the telegrapher\'s equations, so there is no need of serial composition to improve waveform accuracy. The principle of fault location method is calculating the absolute difference between fault voltages seen by the transmission line ends. This technique guarantees a lower influence of the fault impedance and its electrical parameters. / Esta dissertação é uma combinação do desenvolvimento de modelos numéricos para simulação de transitórios eletromagnéticos em linhas de transmissão e suas benesses associadas à localização de faltas. Os modelos de linha de transmissão aqui apresentados estão no domínio do tempo, o que descaracteriza a abordagem tradicional de localização de faltas como técnicas fasoriais e ondas viajantes. A utilização de fasores para esse propósito admite algumas dificuldades técnicas: presença da componente DC amortecida, maior influência da impedância de falta e disposição dos equipamentos metrológicos. Abordam-se linhas de transmissão de sistemas alternado monofásico e contínuo monopolar. A modelagem proposta possui três principais diferenciais frente ao modelo de Bergeron: plena distribuição da resistência linear; plena distribuição da condutância transversal; e apenas uma recorrência a valores históricos. O primeiro ponto é fundamental para avaliação da componente exponencialmente amortecida das correntes transitórias de curto circuito. O segundo ponto se refere à inclusão do efeito corona no modelamento. A recorrência unitária apontada no terceiro tópico apresenta a vantagem de não ser necessária a composição em série do modelo para aprimorar a qualidade das formas de onda. O princípio de localização de faltas se dá pelo cálculo da diferença absoluta entre as tensões instantâneas de falta vistas pelos terminais da linha. Essa técnica garante uma menor influência de impedância de falta e dos parâmetros elétricos.

Made available in DSpace on 2014-06-11T19:22:35Z (GMT). No. of bitstreams: 0 Previous issue date: 2006-09-11Bitstream added on 2014-06-13T20:09:51Z : No. of bitstreams: 1 santelo_tn_me_ilha.pdf: 2212208 bytes, checksum: a764ab5d18d16ce24639a45f6f1553bd (MD5) / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) / Este trabalho apresenta um novo conversor PWM monofásico CA-CC, com um único estágio de retificação e correção do fator de potência, utilizando a célula de comutação de três estados. É demonstrado o conversor proposto empregando duas destas células, em substituição as configurações convencionais de duplo estágio, um estágio retificador e outro pré-regulador. A célula de comutação de três estados é composta basicamente por dois interruptores ativos, dois passivos e dois indutores acoplados magneticamente. A topologia desta célula permite que apenas metade da potência de entrada seja processada pelos interruptores ativos, reduzindo assim a corrente de pico sobre estes à metade do valor da corrente de pico da entrada, tornando importante para aplicações em potências mais elevadas. O volume dos elementos reativos (indutores e capacitores) é reduzido, pois, por características topológicas, a freqüência da ondulação da corrente e da tensão é o dobro da freqüência de operação dos interruptores, sendo assim, possível operar o conversor com menores freqüências, diminuindo consequentemente as perdas na comutação. As perdas totais são distribuídas entre todos semicondutores, facilitando a dissipação de calor. O paralelismo dos interruptores é muito atraente para a configuração do circuito estudado, possibilitando o uso de interruptores mais baratos. Outra vantagem é possuir uma menor faixa de operação na região de descontinuidade, ou seja, a faixa de operação no modo de condução contínua é ampliada. É realizado um estudo do conversor boost CC-CC operando com razão cíclica (0 < D < 0,5) e (0,5 < D < 1). Em seguida este conversor é empregado, operando em toda faixa de variação da razão cíclica (0 LÜD LÜ1), no conversor CA-CC de estágio único. O circuito do conversor em questão funciona em malha fechada utilizando o circuito integrado UC3854 para... / This work presents a new AC-to-DC PWM single-phase converter, with only one stage including rectification and power factor correction, using the three-state switching cell. It is demonstrated the proposed converter using two of these cells, instead of the conventional configurations that use a rectifier stage and a high-frequency pre-regulator. The three-state switching cell comprises two active switches, two diodes and two coupled inductors. In this topology only part of the input energy is processed by the active switches, reducing the peak current in these switches in a half of the peak value of the input current, making this topology suitable to the operation in larger power levels. The volume of the power reactive elements (inductors and capacitors) is also decreased since the ripple frequency on the output is twice the switching frequency. For a smaller operating frequency, the switching losses are decreased. Due to the topology of the converter, the total losses are distributed among all semiconductors, facilitating the heat dissipation. The parallelism of switches is very attractive for the studied configuration, facilitating the use of cheaper switches. Another advantage of this converter is the smaller region to operate in discontinuous conduction mode or, in other words, the operation range in continuous conduction mode is enlarged. It is developed a study of the DC-to-DC boost converter operating with duty (0 < D < 0,5) and (0,5 < D < 1). Then, this converter was used in full variation range of the duty-cycle (0 < D < 1) in the AC-to-DC single-stage converter. The circuit of this issue converter works with a feedback control line using the integrated circuit UC3854 to do the control in continuous conduction mode for input current with instantaneous average mode. Besides the mathematical analysis and development through...