Construímos um acelerador de elétrons de baixa energia (opera na faixa de 0,4 - 20 keV) que dispõe dos recursos necessários para ser utilizado como instrumento de pesquisa em áreas relacionadas com os isolantes. Neste trabalho, ele foi empregado para estudar a emissão secundária em polímeros ou, mais especificamente, para mostrar que um novo método de medida de emissão secundária, que designamos \"Método de Medida Dinâmica\", descrito por H. Von Seggern [IEEE Trans. Nucl. Sei. NS-32, p.1503 (1985)] não permite, ao contrário do que se esperava, obter a verdadeira curva de emissão secundária devido à influência exercida pela carga positiva acumulada sobre a emissão. Contudo, no decorrer do trabalho, mostramos que a montagem descrita por ele ainda pode ser utilizada com vantagem para: i) medir precisamente a energia do 2&#176 ponto de cruzamento e ii) para levantar a verdadeira curva de emissão se, ao invés irradiarmos o alvo continuamente, usarmos pulsos de corrente. Além disso, pudemos, analisando o modo como a carga positiva age sobre a emissão nas mais diversas situações. I) estimar a profundidade de escape máxima e média dos secundários; II) mostrar que a carga positiva líquida numa amostra carregada positivamente fica próxima da superfície e III) mostrar que em amostras carregadas negativamente as cargas positivas ficam próximas da superfície e as negativas, em maior número, no volume do material. / We have constructed an accelerator for the generation of low energy e1ectrons (in the 0.4 to 20 keV range). The accelerator is equipped with some devices especially designed for the investigation of the e1ectrical properties of electron-irradiated dielectrics. In this work we have employed it for the study of the secondary electron emission of irradiated polymers. Reference is made to a method proposed bt H. von Seggern [IEEE Trans. Nucl. Sci. NS-32, p.1503 (1985)] which was intended for the determination of the electron emission yield especially between the two cross-over points in a single run, here called the dynamical method. We have been able to prove that, contrary to expectation, this method does not give correct results over the entire emission curve. Rather it gives yield values which are too low by 25% in the region where the emission exhibits a maximum, due to the interaction between the electron emission process and the positive surface charge of the dielectric. However the method needs not to be dismissed entirely. As it is, it can be used advantageously for the precise determination of the energy of the second cross-over point. In addition, with the same set up, the method could be improved by replacing the continuous irradiation of the sample by a pulsed irradiation, leading to results essentially the same as those shown in the literature. Finally, analyzing the process of interaction between the positive charge of the dielectric and the mechanism of electron emission in several situations, we were able: I) to determine the maximum value and the average value of the escape depth of the emitted electrons; II) for a sample with a net positive charge, to show that the positive charge resides very near the surface of incidence; III) for a sample with a net negative charge, to show that the positive charge also resides near the surface while the (prevalent) negative charge resides in the bulk of the material

A demanda por vídeos de resolução ultra-alta (além de 1920x1080 pontos) levou à necessidade de desenvolvimento de padrões de codificação de vídeo novos e mais eficientes para prover alta eficiência de compressão. O novo padrão High Efficiency Video Coding (HEVC), publicado em 2013, atinge o dobro da eficiência de compressão (ou 50% de redução no tamanho do vídeo codificado) comparado com o padrão mais eficiente até então, e mais utilizado no mercado, o padrão H.264/AVC (Advanced Video Coding). O HEVC atinge este resultado ao custo de uma elevação da complexidade computacional das ferramentas inseridas no codificador e decodificador. O aumento do esforço computacional do padrão HEVC e as limitações de potência das tecnologias de fabricação em silício atuais tornam essencial o desenvolvimento de aceleradores de hardware para partes importantes da aplicação do HEVC. Aceleradores de hardware fornecem maior desempenho e eficiência energética para aplicações específicas que os processadores de propósito geral. Uma análise da aplicação do HEVC realizada neste trabalho identificou as partes mais importantes do HEVC do ponto de vista do esforço computacional, a saber, o Filtro de Interpolação de Ponto Fracionário, o Filtro de Deblocagem e o cálculo da Soma das Diferenças Absolutas. Uma análise de tempo de execução do Filtro de Interpolação indica um grande potencial de economia de potência/energia pela adaptação do acelerador de hardware à carga de trabalho variável. Esta tese introduz novas contribuições no tema de aceleradores dedicados e reconfiguráveis para o padrão HEVC. Aceleradores de hardware dedicados para o Filtro de Interpolação de Pixel Fracionário, para o Filtro de Deblocagem, e para o cálculo da Soma das Diferenças Absolutas, são propostos, projetados e avaliados nesta tese. A arquitetura de hardware proposta para o filtro de interpolação atinge taxa de processamento similar ao estado da arte, enquanto reduz a área do hardware para este bloco em 50%. A arquitetura de hardware proposta para o filtro de deblocagem também atinge taxa de processamento similar ao estado da arte com uma redução de 5X a 6X na contagem de gates e uma redução de 3X na dissipação de potência. A nova análise comparativa proposta para os elementos de processamento do cálculo da Soma das Diferenças Absolutas introduz diversas alternativas de projeto de arquitetura com diferentes resultados de área, desempenho e potência. A nova arquitetura reconfigurável para o filtro de interpolação do padrão HEVC fornece 57% de redução de área em tempo de projeto e adaptação da potência/energia em tempo-real a cada imagem processada, o que ainda não é suportado pelas arquiteturas do estado da arte para o filtro de interpolação. Adicionalmente, a tese propõe um novo esquema de alocação de aceleradores em tempo-real para arquiteturas reconfiguráveis baseadas em tiles de processamento e de grão-misto, o que reduz em 44% (23% em média) o “overhead” de comunicação comparado com uma estratégia first-fit com reuso de datapaths, para números diferentes de tiles e organizações internas de tile. Este esquema de alocação leva em conta a arquitetura interna para alocar aceleradores de uma maneira mais eficiente, evitando e minimizando a comunicação entre tiles. Os aceleradores e técnicas dedicadas e reconfiguráveis propostos nesta tese proporcionam implementações de codificadores de vídeo de nova geração, além do HEVC, com melhor área, desempenho e eficiência em potência. / The demand for ultra-high resolution video (beyond 1920x1080 pixels) led to the need of developing new and more efficient video coding standards to provide high compression efficiency. The High Efficiency Video Coding (HEVC) standard, published in 2013, reaches double compression efficiency (or 50% reduction in size of coded video) compared to the most efficient video coding standard at that time, and most used in the market, the H.264/AVC (Advanced Video Coding) standard. HEVC reaches this result at the cost of high computational effort of the tools included in the encoder and decoder. The increased computational effort of HEVC standard and the power limitations of current silicon fabrication technologies makes it essential to develop hardware accelerators for compute-intensive computational kernels of HEVC application. Hardware accelerators provide higher performance and energy efficiency than general purpose processors for specific applications. An HEVC application analysis conducted in this work identified the most compute-intensive kernels of HEVC, namely the Fractional-pixel Interpolation Filter, the Deblocking Filter and the Sum of Absolute Differences calculation. A run-time analysis on Interpolation Filter indicates a great potential of power/energy saving by adapting the hardware accelerator to the varying workload. This thesis introduces new contributions in the field of dedicated and reconfigurable hardware accelerators for HEVC standard. Dedicated hardware accelerators for the Fractional Pixel Interpolation Filter, the Deblocking Filter and the Sum of Absolute Differences calculation are herein proposed, designed and evaluated. The interpolation filter hardware architecture achieves throughput similar to the state of the art, while reducing hardware area by 50%. Our deblocking filter hardware architecture also achieves similar throughput compared to state of the art with a 5X to 6X reduction in gate count and 3X reduction in power dissipation. The thesis also does a new comparative analysis of Sum of Absolute Differences processing elements, in which various architecture design alternatives with different area, performance and power results were introduced. A novel reconfigurable interpolation filter hardware architecture for HEVC standard was developed, and it provides 57% design-time area reduction and run-time power/energy adaptation in a picture-by-picture basis, compared to the state-of-the-art. Additionally a run-time accelerator binding scheme is proposed for tile-based mixed-grained reconfigurable architectures, which reduces the communication overhead, compared to first-fit strategy with datapath reusing scheme, by up to 44% (23% on average) for different number of tiles and internal tile organizations. This run-time accelerator binding scheme is aware of the underlying architecture to bind datapaths in an efficient way, to avoid and minimize inter-tile communications. The new dedicated and reconfigurable hardware accelerators and techniques proposed in this thesis enable next-generation video coding standard implementations beyond HEVC with improved area, performance, and power efficiency.

Made available in DSpace on 2014-10-09T12:33:19Z (GMT). No. of bitstreams: 0 / Made available in DSpace on 2014-10-09T14:06:27Z (GMT). No. of bitstreams: 0 / Neste trabalho apresentamos um estudo das reações nucleares de alta energia que são fundamentais na definição do termo fonte dos reatores nucleares subcríticos acionados por fonte externa. Estas reações nucleares, também conhecidas como \"spallation\", consistem na interação de hádrons de alta energia com os núcleons do núcleo atômico. A fenomenologia destas reações consiste em duas etapas, sendo que à primeira, o próton interage através de espalhamentos múltiplos, em um processo denominado cascata intra-nuclear seguido da etapa na qual o núcleo excitado oriundo da cascata intranuclear ou evapora partículas de forma a atingir estados energéticos moderados ou fissiona, em um processo conhecido como competição entre evaporação e fissão. Neste trabalho os principais modelos nucleares, os modelos de Bertini e Cugnon, são revistos, pois estes modelos são fundamentais para propósito de projeto devido à falta de dados nucleares avaliados para estas reações. A implementação e validação dos métodos de cálculo para o projeto destas fontes são realizadas. A implementação da metodologia é realizada utilizando o programa MCNPX ( \"Monte Carlo N-Particle eXtended\"), dedicado para cálculos de transporte destas partículas e a validação é realizada mediante uma cooperação internacional junto a um projeto coordenado de pesquisa da Agencia Internacional de Energia Atômica e trabalhos disponíveis. O objetivo é qualificar os cálculos relacionados às reações nucleares e os canais de desexcitação envolvidos. O CRISP, um código nacional para a descrição da fenomenologia das reações envolvidas, também foi estudado e os modelos implementados no código foram revistos e melhorados de forma a dar continuidade ao seu processo de qualificação. Devido às limitações dos principais modelos na descrição de produção de nuclídeos leves, a reação de multi-fragmentação foi estudada. As discrepâncias nos cálculos de produção destes nuclídeos são atribuídas à falta do canal de multi-fragmentação estatística do núcleo. A implementação deste canal foi realizada para a aplicação em reações de altas energias junto ao código CRISP de forma a reproduzir a produção de nuclídeos leves, bem como sua validação mediante a comparação com dados experimentais disponíveis para este fenômeno, obtendo com isso uma melhor reprodução de todo o espectro de produção de nuclídeos do processo. / Tese (Doutoramento) / IPEN/T / Instituto de Pesquisas Energeticas e Nucleares - IPEN-CNEN/SP

Foram determinadas de maneira absoluta seções de choque duplamente diferenciais de produção de bremsstrahlung, para elétrons com energia cinética de 20, 50, 75 e 100~keV, nos elementos C, Al, Ag, Te, Ta e Au, e nos ângulos de emissão dos fótons $35^{\\mathrm}$, $90^{\\mathrm}$ e $131^{\\mathrm}$. As medidas foram realizadas na linha de feixe de baixa energia do Acelerador Microtron, do Instituto de Física da Universidade de São Paulo, em um arranjo que contou com três detetores de Ge hiperpuro, dois planares e um coaxial. Os alvos finos foram confeccionados pela técnica de deposição física de vapores, enquanto suas espessuras foram caracterizadas a partir da espectrometria de retroespalhamento de Rutherford. Foi desenvolvido um modelo analítico para descrever a função reposta de detetores de Ge, que permitiu a deconvolução dos espectros de bremsstrahlung entre os 12~keV e o ponto de máxima transferência de energia, com uma resolução de 1~keV. As seções de choque obtidas apresentam uma incerteza relativa entre 3\\% e 5\\%, e foram comparadas com os cálculos teóricos que constituem o estado da arte na temática, e com os poucos dados experimentais encontrados na literatura. / Bremsstrahlung doubly dierential cross sections were absolutely determined for electrons with kinetic energies of 20, 50, 75 and 100 keV, in the elements C, Al, Ag, Te, Ta e Au, and the photon emission angles of 35o, 90o and 131o. The measurements were performed at the low energy beam line of the S~ao Paulo Microtron Accelerator, using three high purity Ge detectors: two planar and one coaxial. Thin targets were obtained by the Physical Vapor Deposition technique, and their thicknesses were characterized through Rutherford Backscattering Spectroscopy. An analytical model was developed to describe the response function of Ge detectors, which allowed to unfold the bremsstrahlung spectra between 12 keV and the maximum energy transfer point, with an energetic resolution of 1 keV. The obtained cross sections present relative uncertainties between 3% and 5%. These results were compared with the higher accurate theoretical calculations and also with the experimental reports found in literature.

Neste trabalho apresentamos o projeto, construção e testes de eletroímãs dipolares usados na linha de transporte do feixe do Microtron do IFUSP. Inicialmente são feitos estudos da contribuição do campo de borda dos eletroímãs na curvatura total do feixe e posteriormente esses valores foram usados para a definição de parâmetros de projeto. Foram construídos e caracterizados dois dipolos (30 e 45o) e ainda um eletroímã seletor (+/- 90o) com simetria azimutal. Os resultados obtidos nos testes realizados com os dipolos mostraram um desempenho adequado à operação do acelerador. Também é descrito um método para a simulação da trajetória de elétrons na presença de um campo magnético. / In this work we present the design, construction and testing of dipole magnets used on the beam line of IFUSP-Microtron. Initially we studied the fringe field of the magnets on the total beam bending, these values had been used for the definition of design parameters. It has been constructed two dipoles (30 and 45o) as well as a switch magnet (+/- 90o) with azimuthal symmetry. The tests results of the dipoles had shown an adequate performance to the accelerators operation. A method for the simulation of the electron path in the presence of a magnetic field is also described.

Submitted by Renata Lopes (renatasil82@gmail.com) on 2018-08-22T15:10:36Z No. of bitstreams: 1 raphaeltaligliattdeoliveira.pdf: 24923780 bytes, checksum: d88d3defb7a37326b04f824349bb0331 (MD5) / Approved for entry into archive by Renata Lopes (renatasil82@gmail.com) on 2018-09-06T13:54:20Z (GMT) No. of bitstreams: 1 raphaeltaligliattdeoliveira.pdf: 24923780 bytes, checksum: d88d3defb7a37326b04f824349bb0331 (MD5) / Made available in DSpace on 2018-09-06T13:54:20Z (GMT). No. of bitstreams: 1 raphaeltaligliattdeoliveira.pdf: 24923780 bytes, checksum: d88d3defb7a37326b04f824349bb0331 (MD5) Previous issue date: 2011-07-29 / CAPES - Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / Com o objetivo de estabelecer uma linha de pesquisa experimental em Colisões Atômicas (estudo de colisões íon/átomo, molécula) e Física de Superfície (implantação de técnicas de análise de superfície através do impacto de íons) no Departamento de Física da Universidade Federal de Juiz de Fora, está sendo construído um acelerador linear eletrostático de baixa energia. Esta máquina é composta basicamente por uma fonte termoiônica de íons positivos de Li, um estágio de extração e um estágio de aceleração dos mesmos. Neste trabalho, apresentaremos as características da fonte termoiônica, a montagem do circuito elétrico que permite a execução dos estágios de emissão e extração, a montagem dos sistemas de vácuo e detecção e as medições concernentes à emissão da fonte termoiônica, focalização do feixe extraído e detecção da corrente iônica com o objetivo de encontrar a configuração que otimiza o funcionamento deste aparato. / In order to establish an experimental research line on Atomic Collisions (study of ion/atom, molecule scattering) and Surface Physics (implantation of techniques of surface analysis by impact of ions) at the Physics Department of the Federal University of Juiz de Fora, we are building an electrostatic linear accelerator of low energy. This apparatus is basically composed by a thermionic ion source of Li positive ions, an extraction stage and an acceleration stage of them. In this work, we will present the thermionic source characteristics, the electric circuit set up which allows the performance of emission, extraction and acceleration stages, the vacuum and detection systems set up and the measurements concerning thermionic source emission, extracted beam focalization and ion current detection, in order to find the configuration which optimizes the functionality of this apparatus.

Orientador: Hugo Enrique Hernadez Figueroa / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-25T04:08:57Z (GMT). No. of bitstreams: 1 Baron_RafaelAntonio_M.pdf: 2527156 bytes, checksum: b044c223ca1a051a13e9264f599fe8c2 (MD5) Previous issue date: 2014 / Resumo: Atualmente está em fase de projeto o novo acelerador de elétrons do Laboratório Nacional de Luz Síncrotron (LNLS). Este acelerador de partículas, denominado Sirius, é constituído por diversos sistemas de instrumentação, sendo um deles de particular interesse para o diagnóstico de posição do feixe de elétrons estocado no acelerador. Este sistema, denominado monitor de posição de feixe, é constituído por sua vez por outros subsistemas, dentre os quais uma eletrônica de RF, dedicado a fazer processamento analógico de sinais de Rádio Frequência advindos de sensores que interagem eletromagneticamente com o feixe de elétrons. Esta eletrônica de RF deve condicionar o sinal, fornecendo ganho, filtragem, linearidade e estabilidade necessárias na faixa de operação de potências de entrada para que o sinal possa ser digitalizado. Este trabalho tem por objetivo descrever a respeito do desenvolvimento desta eletrônica, abarcando o projeto do circuito de RF de alta linearidade e alta estabilidade, implementação em placa de circuito impresso e testes em bancada e no acelerador de elétrons UVX, do LNLS / Abstract: The new electron accelerator of the Brazilian Synchrotron Light Laboratory (LNLS) is being designed to provide users with more brilliant photon beams. This particle accelerator, called Sirius, is composed of hundreds of instrumentation systems that are responsible for the machine operation. The Beam Position Monitor System is dedicated to monitor the position of the electron beam stored inside the vacuum chamber of the machine. It is composed by a subsystem called RF Front-End, dedicated to the analog processing of the beam signals that is originated by the interaction between the ultra-relativistic electromagnetic field of the electron beam and sensors specially designed for it. The RF Front-End electronics have been designed to provide filtering and gain with high linearity and stability along all the input power range. This work presents the design of the electronics, its implementation in printed-circuit board and tests results that have been performed in the laboratory and with a real beam signal / Mestrado / Telecomunicações e Telemática / Mestre em Engenharia Elétrica

This thesis describes the design of fast JPEG processing accelerators for a DSP processor. Certain computation tasks are moved from the DSP processor to hardware accelerators. The accelerators are slave co processing machines and are controlled via a new instruction set. The clock cycle and power consumption is reduced by utilizing the custom built hardware. The hardware can perform the tasks in fewer clock cycles and several tasks can run in parallel. This will reduce the total number of clock cycles needed. First a decoder and an encoder were implemented in DSP assembler. The cycle consumption of the parts was measured and from this the hardware/software partitioning was done. Behavioral models of the accelerators were then written in C++ and the assembly code was modified to work with the new hardware. Finally, the accelerators were implemented using Verilog. Extension of the accelerator instructions was given following a custom design flow.

H.264/AVC is a new video compression standard designed for future broadband network. Compared with former video coding standards such as MPEG-2 and MPEG-4 part 2, it saves up to 40% in bit rate and provides important characteristics such as error resilience, stream switching etc. However, the improvement in performance also introduces increase in computational complexity, which requires more powerful hardware. At the same time, there are several image and video coding standards currently used such as JPEG and MPEG-4. Although ASIC design meets the performance requirement, it lacks flexibility for heterogeneous standards. Hence reconfigurable DSP processor is more suitable for media processing since it provides both real-time performance and flexibility. Currently there are several single scalar DSP processors in the market. Compare to media processor, which is generally SIMD or VLIW, single scalar DSP is cheaper and has smaller area while its performance for video processing is limited. In this paper, a method to promote the performance of single scalar DSP by attaching hardware accelerators is proposed. And the bottleneck for performance promotion is investigated and the upper limit of acceleration of a certain single scalar DSP for H.264/AVC decoding is presented. Behavioral model of H.264/AVC decoder is realized in pure software during the first step. Although real-time performance cannot be achieved with pure software implementation, computational complexity of different parts is investigated and the critical path in decoding was exposed by analyzing the first design of this software solution. Then both functional acceleration and addressing acceleration were investigated and designed to achieve the performance for real-time decoding using available clock frequency within 200MHz.

We examine net lending/net borrowing and the underlying debt dynamics at the sectoral level in the European Union. Saving and investment patterns indicate that there have been considerable deleveraging efforts since the start of the global financial crisis, particularly in the nonfinancial corporate and household sectors. In many EU countries, however, this decline in credit transactions has not yet led to a significant reduction of sectoral debt-to-GDP ratios. Subdued output growth and low or even negative inflation rates have undermined the deleveraging process and increased real debt burdens in a number of European economies. Since these are often the countries that had experienced strong credit booms prior to the crisis, rebalancing needs are likely to persist and may be a significant drag on the recovery in the near future. Furthermore, most of the ongoing rebalancing - both in terms of debt levels and current account deficits - is based on a sharp decline in investment rather than an increase in saving, which might lead to lower potential growth in the future. Recent developments may even jeopardize the catching-up process of peripheral euro area countries and non-euro area EU Member States in Central, Eastern and Southeastern Europe.