Submitted by Cleide Dantas (cleidedantas@ufpa.br) on 2014-03-07T14:58:56Z No. of bitstreams: 2 license_rdf: 23898 bytes, checksum: e363e809996cf46ada20da1accfcd9c7 (MD5) Tese_PredicaoQualidadeExperiencia.pdf: 2612743 bytes, checksum: 30e17b567fb484f6181f5ab720165eb1 (MD5) / Approved for entry into archive by Ana Rosa Silva (arosa@ufpa.br) on 2014-05-07T14:58:02Z (GMT) No. of bitstreams: 2 license_rdf: 23898 bytes, checksum: e363e809996cf46ada20da1accfcd9c7 (MD5) Tese_PredicaoQualidadeExperiencia.pdf: 2612743 bytes, checksum: 30e17b567fb484f6181f5ab720165eb1 (MD5) / Made available in DSpace on 2014-05-07T14:58:02Z (GMT). No. of bitstreams: 2 license_rdf: 23898 bytes, checksum: e363e809996cf46ada20da1accfcd9c7 (MD5) Tese_PredicaoQualidadeExperiencia.pdf: 2612743 bytes, checksum: 30e17b567fb484f6181f5ab720165eb1 (MD5) Previous issue date: 2013 / As Redes da Próxima Geração consistem no desenvolvimento de arquiteturas que viabilizem a continuidade de serviços que proporcionem sempre a melhor conectividade (Always Best Connectivity - ABC) aos usuários móveis com suporte adequado à Qualidade de Experiência (QoE) para aplicações multimídia de alta definição, nesse novo contexto as arquiteturas têm perspectiva orientada a serviços e não a protocolos. Esta tese apresenta uma arquitetura para redes da próxima geração capaz de fornecer acesso heterogêneo sem fio e handover vertical transparente para as aplicações multimídia. A tese considera diferentes tecnologias sem fio e também adota o padrão IEEE 802.21 (Media Independent Handover – MIH) para auxiliar na integração e gerenciamento das redes heterogêneas sem fio. As tecnologias que a arquitetura possui são: IEEE 802.11 (popularmente denominada de WiFi), IEEE 802.16 (popularmente denominada de WiMAX) e LTE (popularmente denominada de redes 4G). O objetivo é que arquitetura tenha a capacidade de escolher entre as alternativas disponíveis a melhor conexão para o momento. A arquitetura proposta apresenta mecanismos de predição de Qualidade de Experiência (Quality of Experience - QoE) que será o parâmetro decisivo para a realização ou não do handover para uma nova rede. A predição para determinar se haverá ou não mudança de conectividade será feita com o uso da inteligência computacional de Redes Neurais Artificiais. Além disso a arquitetura também apresenta um mecanismo de descarte seletivo de pacotes especifico para aplicações multimídia. A proposta é avaliada via simulação utilizando-se o ns-2 (Network Simulator) e os resultados de desempenho são apresentados através das métricas de QoS, de QoE e também visualmente através da exibição de frames dos vídeos transmitidos na arquitetura. / The Next Generation Networks are architectures that allow vertical handovers and the user-centric vision by the appropriate Quality of Experience (QoE) provisioning for multimedia applications. The discussion is much less protocol-oriented perspective and is more service-oriented perspective. This thesis presents an architecture for next-generation networks to provide wireless heterogeneous access and seamless vertical handover for multimedia applications. The proposal considers different wireless technologies and also adopts the standard IEEE 802.21 (Media Independent Handover – MIH) to assist in the integration and the mobility management of heterogeneous wireless networks. The technologies in architecture are: IEEE 802.11 (popular known as Wi-Fi), IEEE 802.16 (popular known as WiMAX) and LTE (popular known as Fourth Generation – 4G). The objective is to choose the best connection for user. The proposal architecture presents mechanisms to predict quality of experience that will be decisive parameter to do or do not the handover, the prediction will be using artificial intelligence neural networks, in addition to architecture also provides a mechanism for QoE discard packets to specific multimedia applications. The proposal is evaluated by simulation using the ns-2 (Network Simulator) and the performance results are presented through the QoS/QoE metrics and also visually by displaying the video frames transmitted in architecture.

Com a necessidade de substituir o trabalho humano em áreas de risco, ambientes impróprios ou inalcançáveis, diversos centros de pesquisas e universidades têm desenvolvido aplicações e estratégias de controle para robôs móveis. Porém, o alto custo na aquisição de um ou mais protótipos para estudos e desenvolvimento de novas tecnologias pode se tornar um fator limitante para o incremento dessas pesquisas. Como parte de uma solução para contornar esta eventual limitação em robótica móvel, uma arquitetura de baixo custo, modular e expansível é apresentada neste trabalho. São apresentadas também as metodologias de desenvolvimento dos módulos, os algoritmos de controle, as interfaces de comunicação e os principais componentes utilizados para desenvolvimento do robô móvel ZEUS, cujo sistema eletrônico de controle é a implementação da arquitetura proposta. Análise de custo, resultados experimentais de sensoriamento e navegação concluem este trabalho. / With the need to replace human work in risk\'s areas, improper or unreachable environments, several research centers, and universities have developed applications and strategies for mobile robots control. However, the high acquisition cost of one or more prototypes used for research and in development of new technologies may become a limiting factor. As part of the solution to get a round any such limitation on mobile robotics, a modular and expandable low-cost architecture is presented in this work. There are also presented the methodologies for modules development, the algorithms of control, the communication interfaces and the main components used for the development of ZEUS mobile robot, whose electronic system control is the implementation of the proposed architecture. Analysis of cost, experimental results of the sensing and the navigation system conclude this work.

Submitted by Lara Oliveira (lara@ufersa.edu.br) on 2017-04-07T22:12:32Z No. of bitstreams: 1 JulieneVC_DISSERT.pdf: 3209854 bytes, checksum: 18b673023a841a782fbe0c6f32a66254 (MD5) / Approved for entry into archive by Vanessa Christiane (referencia@ufersa.edu.br) on 2017-04-13T15:05:50Z (GMT) No. of bitstreams: 1 JulieneVC_DISSERT.pdf: 3209854 bytes, checksum: 18b673023a841a782fbe0c6f32a66254 (MD5) / Approved for entry into archive by Vanessa Christiane (referencia@ufersa.edu.br) on 2017-04-13T15:05:59Z (GMT) No. of bitstreams: 1 JulieneVC_DISSERT.pdf: 3209854 bytes, checksum: 18b673023a841a782fbe0c6f32a66254 (MD5) / Made available in DSpace on 2017-04-13T15:06:08Z (GMT). No. of bitstreams: 1 JulieneVC_DISSERT.pdf: 3209854 bytes, checksum: 18b673023a841a782fbe0c6f32a66254 (MD5) Previous issue date: 2016-09-09 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / Parallel architectures require optimized code that exploits its new features. Some architectures follow the paradigm of Von Neumann machine, while others differ from this model, such as IPNoSys processor. This processor is based on network-on-chip and features a package-driven computer model driven which reflects in its programming model. Initially, this architecture had an assembler and a simulator and needed a compiler. In later papers compilers for IPNoSys have been developed, but none fully explored the features of this architecture. Thus, the objective of this paper is to define a code optimization step in IPNoSys compiler, considering characteristics unexploited as parallelism and improving your generated code. The optimization module offers three levels of optimization. In order to evaluate the created module, made a comparison of the execution time and the size of codes generated in the three levels of optimization. It was obtained that an optimization level showed better run time, but generated applications with a larger size, while another level showed a smaller size. Furthermore, there was an improvement in the generated code / As arquiteturas paralelas necessitam de código otimizado que explore seus novos recursos. Algumas arquiteturas seguem o paradigma da máquina de Von Neumann, enquanto que outras divergem desse modelo, um exemplo é o processador IPNoSys. Esse processador foi baseado em redes-em-chip e apresenta um modelo de computação dirigido a pacotes o que reflete no seu modelo de programação. Inicialmente, essa arquitetura possuía um montador e um simulador e necessitava de um compilador. Em trabalhos posteriores compiladores para a IPNoSys foram desenvolvidos, mas nenhum explorou completamente as características dessa arquitetura. Com isso, o objetivo deste trabalho é definir uma etapa de otimização de código no compilador IPNoSys, considerando características não exploradas como o paralelismo e melhorando seu código gerado. O módulo de otimização oferece três níveis de otimização. A fim de avaliar o módulo criado, efetuou-se uma comparação do tempo de execução e do tamanho dos códigos gerados nos três níveis de otimização. Foi obtido que um nível de otimização apresentou melhor tempo de execução, porém gerou aplicações com um maior tamanho, enquanto que outro nível apresentou um menor tamanho. Além disso, houve uma melhoria nos códigos gerados / 2017-04-07

Made available in DSpace on 2016-08-29T15:33:22Z (GMT). No. of bitstreams: 1 tese_8887_Ata 329º.pdf: 616447 bytes, checksum: 46cae2fa74c2ca966477a3357d9b6edb (MD5) Previous issue date: 2015-06-05 / Arquiteturas Pedagógicas inovadoras exigem recursos computacionais flexíveis em sua configuração, de modo a permitirem fácil adaptação às atividades pedagógicas planejadas pelo educador. A Plataforma Aprendizagem em Movimento permite a modelagem, execução e monitoramento de Veículos de Comunicação baseados em Localização, e amplia o leque de possibilidades para o educador que busca novas formas de ensino, em especial no uso pedagógico em atividades de campos e aulas extra classe.

Orientadora: Prof.ª Dr.ª Fabiana Soares Santana / Dissertação (mestrado) - Universidade Federal do ABC, Programa de Pós-Graduação em Ciência da Computação, 2014. / As empresas produtoras de software precisam de métodos eficientes para obter resultados competitivos. Uma das principais causas dos resultados negativos em projetos de software se deve às deficiências na engenharia de requisitos de software. A especificação de requisitos inadequada ou incompleta pode levar à construção de sistemas que não estão em conformidade com as necessidades dos clientes, resultando no aumento de custos, atrasos nos cronogramas e realização de atividades desnecessárias. A fim de minimizar os problemas na especificação de requisitos, as boas práticas de engenharia de software recomendam o entendimento adequado do ambiente de tecnologia da informação (TI) e das regras de negócio. O uso de processos de negócio tem sido adotado pela maioria das organizações para mapear as suas necessidades e alinhar o conhecimento entre as equipes de negócio e de TI. BPMN (Business Process Modeling Notation, no original em inglês, ou Notação para Modelagem de Processos de Negócios) é a notação mais comumente adotada pelo mercado para a modelagem de processos de negócio, com diversas ferramentas disponíveis para o mapeamento e simulação de processos. Além da preocupação com os processos de negócio, as organizações têm adotado arquiteturas orientadas a serviços (SOA, Service Oriented Architectures, no original em inglês) com o intuito de facilitar a integração entre processos e tecnologia, resultando em soluções mais flexíveis para atender às constantes necessidades de mudanças e oportunidades de negócio. A união de BPMN e SOA permite o melhor entendimento dos sistemas através do mapeamento e modelagem dos processos de negócio, a partir dos quais é possível identificar os serviços que devem ser encapsulados dentro de um determinado ambiente tecnológico. O resultado é o aumento na produtividade, a melhoria na qualidade dos sistemas (QoS, Quality of Software, no original em inglês) e a redução de custos. Este trabalho propõe um método para modelagem de processos na engenharia de requisitos, incorporando formalmente o uso de processos de negócios na especificação dos requisitos de software. Um estudo de caso foi desenvolvido para experimentar o método proposto e mostrar a sua aplicação. Embora experimentos adicionais sejam recomendados, os resultados do estudo de caso foram promissores e mostram que a análise minuciosa dos processos de negócios na etapa de especificação de requisitos auxilia no entendimento e na identificação mais precisa dos requisitos do sistema, melhorando o potencial de sucesso na produção de software. / Producing software companies need effective methods to achieve competitive results. A major cause of adverse outcomes in software projects is due to deficiencies in the software requirements engineering. The specification of inadequate or incomplete requirements can lead to the construction of systems that are not in accordance with customer needs, resulting in increased costs, schedule delays, and development of unnecessary activities. In order to minimize the problems in the requirements specification, best practices in software engineering recommend a proper understanding of the information technology (IT) environment and of the business rules. The use of business processes has been adopted by many organizations to map their needs and to align the knowledge among business teams and IT. BPMN (Business Process Modeling Notation) is the notation most commonly adopted by the software companies for business processes modeling. Various software tools are available for processes mapping and simulation. In addition to the concern with business processes, many organizations are adopting service-oriented architectures (SOA) in order to facilitate the integration between processes and technology, resulting in more flexible solutions to meet the ever changing IT needs and the new business opportunities. The union of BPMN and SOA allows a better understanding of the systems to be developed by mapping and modeling business processes, from which it is possible to identify the services that should be encapsulated within a particular technological environment. Results include increased productivity, improved quality of software (QoS) and cost reduction. This work proposes a method for including the processes modeling as part of the requirements engineering, formally incorporating the use of business processes in the software requirements specification. A case study was developed to experiment the proposed method and to illustrate its application. Although further experiments are recommended, the results of the case study are promising and show that a thorough analysis of the business processes as part of the requirements specification phase helps in understanding and obtaining a more accurate identification of the system requirements, improving the potential for successful software production.

Procedimentos de reconfiguração são usados em diversos sistemas para isolar módulos falhos e recuperar o sistema após a ocorrência de erros. Em ambientes multiprocessadores, onde existe redundância implícita de nodos processadores, vários algoritmos de reconfiguração já foram propostos. Entretanto a maior parte destes algoritmos destina-se a topologias específicas bastante exploradas como, por exemplo, arquiteturas na forma de arrays e árvores. Neste trabalho é apresentada uma estratégia de detecção/reconfiguração para tolerar falhas na máquina T-NODE. Esta máquina possui uma arquitetura multiprocessadora fracamente acoplada, que tem como processador base o transputer. Sua arquitetura de interconexão é definida pelo usuário; a organização de barramentos implementada com base em uma chave crossbar, a qual permite uma variada e fácil gama de opções. Assim, os algoritmos tradicionais de reconfiguração não se aplicam pois são excessivamente restritivos. A análise da arquitetura e do software de baixo nível existentes para a T-NODE revelou recursos praticamente inexistentes a nível de controle de falhas nos processadores e erros no processamento. Mesmo considerando-se que o principal objetivo desta máquina é a obtenção de alto desempenho, é possível implementar procedimentos que melhorem suas características de confiabilidade. Neste estudo é apresentada uma maneira de melhorar o nível de tolerância a falhas da máquina de modo que ela possa ser usada em tarefas mais exigentes do ponto de vista de confiabilidade, sem perda excessiva de desempenho. A estratégia definda usa a técnica de redundância dinâmica com detecção de falhas on-line e recuperação do sistema através do isolamento da falha por reconfiguração e conseqüente reinicialização do sistema. A validação da estratégia foi feita pela construção de um protótipo utilizando a linguagem OCCAM2 e um processador transputer conectado ao barramento de um microcomputador PC. No protótipo foram implementados três processos distintos: o testador, o supervisor e o reconfigurador. Estes processos têm respectivamente, as funções de testar os nodos processadores, supervisionar os resultados dos testes e reconfigurar o sistema quando da ocorrência de uma falha. / In many systems, reconfiguration strategies are used to remove failed components and to recuperate system from the resulting errors. Various reconfiguration algorithms have been proposed with the goal of covering faults in multiprocessing systems, but most of them support only specific architecture styles, as arrays or trees. In this study, a reconfiguration algorithm is proposed whose goal is to tolerate faults in the T-NODE machine. The T-NODE is a loosed coupled, multiprocessor machine based on transputers. The analysis of the architecture and of the system software existing for the T-NODE has shown that, in practice, there were not special resources aiming to control processor faults and processing errors. Even considering that the main goal of this machine is processing with high performance, it is possible to implement alternative procedures which result in better reliability characteristics. By other way, the interconnection architecture of this machine is defined by the user; its bus organization implemented with the aid of a crossbar switch allows choices among several possibilities. Consequently, traditional algorithms do not apply because they are too restrictive. Therefore, the research here related aims to improve the fault-tolerance parameters of this machine without changing significantly its original performance. The strategy here presented uses a dynamic redundancy technique with on-line fault detection; system recovery is get by logically isolating the faulty module, reconfiguring the others and restarting the system. The validation of the strategy has been done with the construction of a prototype using the OCCAM2 language and a transputer processor connected to the bus of a microcomputer (PC). Three different processes have been implemented in the prototype: the tester, the supervisior and the reconfigurator. These processes have respectively the functions of: testing the processing nodes, to supervise tests results and to reconfigure the system under fault occurrence.

Procedimentos de reconfiguração são usados em diversos sistemas para isolar módulos falhos e recuperar o sistema após a ocorrência de erros. Em ambientes multiprocessadores, onde existe redundância implícita de nodos processadores, vários algoritmos de reconfiguração já foram propostos. Entretanto a maior parte destes algoritmos destina-se a topologias específicas bastante exploradas como, por exemplo, arquiteturas na forma de arrays e árvores. Neste trabalho é apresentada uma estratégia de detecção/reconfiguração para tolerar falhas na máquina T-NODE. Esta máquina possui uma arquitetura multiprocessadora fracamente acoplada, que tem como processador base o transputer. Sua arquitetura de interconexão é definida pelo usuário; a organização de barramentos implementada com base em uma chave crossbar, a qual permite uma variada e fácil gama de opções. Assim, os algoritmos tradicionais de reconfiguração não se aplicam pois são excessivamente restritivos. A análise da arquitetura e do software de baixo nível existentes para a T-NODE revelou recursos praticamente inexistentes a nível de controle de falhas nos processadores e erros no processamento. Mesmo considerando-se que o principal objetivo desta máquina é a obtenção de alto desempenho, é possível implementar procedimentos que melhorem suas características de confiabilidade. Neste estudo é apresentada uma maneira de melhorar o nível de tolerância a falhas da máquina de modo que ela possa ser usada em tarefas mais exigentes do ponto de vista de confiabilidade, sem perda excessiva de desempenho. A estratégia definda usa a técnica de redundância dinâmica com detecção de falhas on-line e recuperação do sistema através do isolamento da falha por reconfiguração e conseqüente reinicialização do sistema. A validação da estratégia foi feita pela construção de um protótipo utilizando a linguagem OCCAM2 e um processador transputer conectado ao barramento de um microcomputador PC. No protótipo foram implementados três processos distintos: o testador, o supervisor e o reconfigurador. Estes processos têm respectivamente, as funções de testar os nodos processadores, supervisionar os resultados dos testes e reconfigurar o sistema quando da ocorrência de uma falha. / In many systems, reconfiguration strategies are used to remove failed components and to recuperate system from the resulting errors. Various reconfiguration algorithms have been proposed with the goal of covering faults in multiprocessing systems, but most of them support only specific architecture styles, as arrays or trees. In this study, a reconfiguration algorithm is proposed whose goal is to tolerate faults in the T-NODE machine. The T-NODE is a loosed coupled, multiprocessor machine based on transputers. The analysis of the architecture and of the system software existing for the T-NODE has shown that, in practice, there were not special resources aiming to control processor faults and processing errors. Even considering that the main goal of this machine is processing with high performance, it is possible to implement alternative procedures which result in better reliability characteristics. By other way, the interconnection architecture of this machine is defined by the user; its bus organization implemented with the aid of a crossbar switch allows choices among several possibilities. Consequently, traditional algorithms do not apply because they are too restrictive. Therefore, the research here related aims to improve the fault-tolerance parameters of this machine without changing significantly its original performance. The strategy here presented uses a dynamic redundancy technique with on-line fault detection; system recovery is get by logically isolating the faulty module, reconfiguring the others and restarting the system. The validation of the strategy has been done with the construction of a prototype using the OCCAM2 language and a transputer processor connected to the bus of a microcomputer (PC). Three different processes have been implemented in the prototype: the tester, the supervisior and the reconfigurator. These processes have respectively the functions of: testing the processing nodes, to supervise tests results and to reconfigure the system under fault occurrence.

Made available in DSpace on 2014-06-11T19:22:35Z (GMT). No. of bitstreams: 0 Previous issue date: 2007-08-31Bitstream added on 2014-06-13T20:29:09Z : No. of bitstreams: 1 lima_val_me_ilha.pdf: 399126 bytes, checksum: 5597e5f619ca9aa5e433432ef064a3bf (MD5) / Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) / O objetivo deste trabalho é o desenvolvimento de uma arquitetura reconfigurável estaticamente, de um elemento de processamento (MPH) para o ambiente de simulação de circuitos ABACUS. Este elemento de processamento consiste de um conjunto de unidades funcionais que podem ser relacionadas por meio de algumas palavras de controle armazenadas na ROM, e cuja interconexão pode ser alterada para que o hardware de processamento se adapte ao modelo do elemento de circuito a ser simulado. O projeto foi descrito em linguagem VHDL e simulado com o auxílio do software QUARTUS II. / The aim of this work is the development of a statically reconfigurable architecture, of a processing element (MPH) for the ABACUS circuit simulation environment. This processing element consists of a set of functional units that can be related by means of some control words stored in the ROM, and whose interconnection can be modified so that the processing hardware be adapted to the model of the circuit element to be simulated. The project was described in VHDL, and simulated with the aid of Quartus II software.

Submitted by Automa??o e Estat?stica (sst@bczm.ufrn.br) on 2017-06-13T18:51:50Z No. of bitstreams: 1 KarenChristinaPinheiroDosSantos_TESE.pdf: 4014926 bytes, checksum: 8108f7e78f54fee1b9ceed81ad16f863 (MD5) / Approved for entry into archive by Arlan Eloi Leite Silva (eloihistoriador@yahoo.com.br) on 2017-06-13T21:13:23Z (GMT) No. of bitstreams: 1 KarenChristinaPinheiroDosSantos_TESE.pdf: 4014926 bytes, checksum: 8108f7e78f54fee1b9ceed81ad16f863 (MD5) / Made available in DSpace on 2017-06-13T21:13:23Z (GMT). No. of bitstreams: 1 KarenChristinaPinheiroDosSantos_TESE.pdf: 4014926 bytes, checksum: 8108f7e78f54fee1b9ceed81ad16f863 (MD5) Previous issue date: 2016-12-12 / Esta pesquisa compreende as arquiteturas pedag?gicas como dispositivos de formA??o de pr?ticas multiletradas de professores que participaram do curso de ?Forma??o Continuada de Professores do Projeto Um Computador por Aluno/UCA?, realizado na Escola Municipal Prof. Herly Parente, Natal-RN. Seu objeto de estudo consiste no redimensionamento do conceito arquiteturas pedag?gicas voltado para o planejamento de professores que utilizam o laptop na sala de aula que tem como objetivo geral compreender as arquiteturas pedag?gicas entendidas como dispositivos de formA??o, a partir dos quais os professores estruturam pr?ticas multiletradas. O conceito de Arquiteturas Pedag?gicas, conforme proposto por Carvalho, Nevado e Menezes (2005), ? compreendido como estruturas de aprendizagem que se realizam na conflu?ncia de abordagens pedag?gicas e tecnol?gicas. Nesse sentido, tomaremos como an?lise os seguintes objetivos espec?ficos: (a) discutir como os professores vivenciam pr?ticas multiletradas a partir do uso de arquiteturas pedag?gicas desenvolvidas durante o planejamento de atividades curriculares, utilizando o laptop e quais os desafios dessa pr?tica; (b) identificar os impactos das arquiteturas pedag?gicas nos modos de ressignificar o espa?o-tempo disciplinado pela escola no trabalho do professor; (c) Apreender os recursos educacionais abertos (REA) por meio dos quais as arquiteturas pedag?gicas, desenvolvidas na forma??o do professor, possibilitam a mobiliza??o de estrat?gias curriculares abertas interessadas na observa??o de como os alunos melhor se engajam em suas atividades escolares, com o laptop. Estes objetivos ser?o realizados dentro da perspectiva dos multiletramentos durante a forma??o de professores que planejam, pesquisam, registram, sistematizam, criam estrat?gias, utilizam tecnologias e avaliam experi?ncias de aprendizagem de seus alunos sob o ponto de vista da Pedagogia da Incerteza (FREIRE, 2002). Propomos como elemento estruturante dessas arquiteturas, a aprendizagem por design de constru??o de sentidos proposto pela Pedagogia dos Multiletramentos (COPE & KALANTZIS, 2000) que estrutura os espa?ostempos culturais do processo ensino e aprendizagem e dos diferentes modos de significar a linguagem mediada pelas tecnologias digitais. Tomamos como referencial te?rico al?m do conceito de arquiteturas pedag?gicas (CARVALHO; NEVADO; MENEZES, 2005), as contribui??es dos Estudos de Letramento (GEE 1991; STREET, 1995), a rela??o estrutura e ag?ncia (ARCHER, 2011), os conceitos de agente de letramento (KLEIMAN, 2006), de mediador agentivo (OLIVEIRA, 2010a) e comunidades de pr?tica (WENGER, 1998). O estudo tem como abordagem metodol?gica a pesquisa-forma??o, proposta por Josso (2009), que se alinha ? perspectiva de pesquisa qualitativa de cunho etnogr?fico, adotando como procedimentos de gera??o dos dados, os instrumentos: observa??o participante, an?lise de documentos, question?rios e entrevistas. A pesquisa tem como contexto a Escola Municipal Prof. Herly Parente, Natal-RN que foi contemplada com a distribui??o de laptops do Projeto UCA e forma??o de seus professores. Tem como colaboradores 16 professores que participaram dessa forma??o, fornecendo relatos e produ??es de suas pr?ticas desenvolvidas na sala, utilizando tecnologias, os quais constitu?ram o corpus da pesquisa. Nossas premissas em torno dos construtos 'Arquiteturas Pedag?gicas? e ?Pedagogia dos Multiletramentos?, buscaram, na forma??o de professores, a concilia??o entre pr?ticas abertas e as j? consolidadas e disciplinadas na escola (OLIVEIRA, 2010b). As an?lises evidenciam que os desafios vivenciados pelos professores em suas pr?ticas, ao desenvolverem arquiteturas pedag?gicas utilizando o laptop, permitiram n?o somente a cria??o de estrat?gias de atividades para que pr?ticas curriculares abertas sejam poss?veis em contexto de ensino tradicional como tamb?m ampliaram os repert?rios de pr?ticas multiletradas desses professores, impactando a sua forma??o. / This research comprises pedagogical architectures as devices of the formation of multiliteracies practices of teachers who have participated of the course of 'Continued Education of Teachers of the Project One Computer Per Student / UCA?, held at the Municipal School Prof. Herly Parente, Natal-RN. Its object of study consists in the redesign of the concept of pedagogical architectures aimed at the planning of teachers who use the laptop in the classroom. The concept of Pedagogical Architectures, as proposed by Carvalho, Nevado and Menezes (2005), is understood as learning structures that take place at the confluence of pedagogical and technological approaches. It will be discussed in the perspective of multiliteracy during the formation of teachers who plan, research, register, systematize, create strategies, use technologies and evaluate their students' learning experiences from the point of view of Uncertainty Pedagogy (FREIRE, 2002). We propose as a structuring element of these architectures, the learning by design of sense construction proposed by the Pedagogy of Multiliteracies (COPE & KALANTZIS, 2000) that structures the cultural spacetime of the teaching and learning process and the different ways of signifying language mediated by digital technologies. We take as theoretical reference beyond the concept of pedagogical architectures (CARVALHO; NEVADO; MENEZES, 2005) The contributions of the Literacy Studies (GEE 1991, STREET, 1995), the structure and agency relationship (ARCHER, 2011), the concepts of the literacy?s agent (KLEIMAN, 2006), agentive mediator (OLIVEIRA, 2010a) and communities of practice (WENGER, 1998). The study has as a methodological approach the research-formation, proposed by Josso (2009), that aligns with the perspective of qualitative research of ethnographic character, adopting as data generation procedures, the instruments: participant observation, analysis of documents, questionnaires and interviews. The research has as context the Municipal School Prof. Herly Parente, Natal-RN that was contemplated with the distribution of laptops by the UCA Project and formation of their teachers. It has as collaborators 16 (sixteen) teachers who have participated in this formation, providing reports and productions of their practices developed in the classroom, using technologies, which have constituted the corpus of the research. Our premises around the constructs 'Pedagogical Architectures' and 'Pedagogy of Multiliteracies', sought, in the formation of the teachers, the conciliation between open practices and those already consolidated and disciplined in the school (OLIVEIRA, 2010b). The analysis show that the challenges faced by teachers in their practices, when they develop pedagogical architectures using the laptop, allow not only the creation of strategies of activities for open curricular practices be possible in the context of traditional teaching, but also to expand the repertoires of multiliteracies practices of these teachers, impacting their formation.

O modelo a fluxo de dados tem grande destaque em pesquisas em arquiteturas de alto desempenho. Neste modelo, o controle de execução é feito apenas pela disponibilidade dos dados, permitindo que seja explorado o máximo de paralelismo implícito em um programa. As propostas que serão expostas neste trabalho visam solucionar um particular problema da máquina de fluxo de dados de Manchester. Esta arquitetura para tratar código reentrante, impõe que as fichas de dados, além da indicação da instrução destino, possuam um rótulo. Estas informações extras, que formam 70% da ficha de dado, fazem com que a implantação da máquina seja complexa. Assim, o hardware impõe um sério limite a velocidade de processamento, impedindo a plena utilização do modelo. Neste trabalho, serão apresentadas propostas para a redução do número de informações necessárias para o correto funcionamento da máquina, possibilitando uma implementação mais simples e mais eficiente. / The dataflow model is specially relevant you research in high-performance architectures. In this model, the execution control is done by taking into account only the dates availability, thus allowing maximum exploitation of the paralelism implicit in programs. The present work is based on the Manchester dataflow machine, which, in to order you handle the reentran code, imposes the dates token you have, in addition you the destination instruction Field, albel. Additional This information, which corresponds you 70% of the dates token, compounds the machine implementation it substantially bounds the execution speed and prevents the full model utilization. This work presents approaches will be reducing the amount of information needed will be to proper machine operation in to order you achieve to simpler and lives effective implementation.