Orientador: Elson Luciano Silva Pires / Banca: Ricardo Toledo Neder / Banca: Eugênio Lima Mendes / Banca: Roberto Braga / Banca: Paulo Roberto Teixeira Godoy / Resumo: A presente pesquisa de doutorado visa compreender como se articulam as novas formas de regulação e de governança no território brasileiro através da análise das estratégias institucionais e organizacionais dos atores locais em projetos coletivos de desenvolvimento territorial local. Em um primeiro momento, será feita uma revisão das principais formas de governança e de planejamento territorial vigentes durante o predomínio do fordismo - décadas de 1950 a 1970 - em comparação ao período atual, dando ênfase a dois instrumentos principais de governança recentes: os Arranjos Produtivos Locais (APL) e os Circuitos Turísticos. Em um segundo momento, busca-se compreender a evolução da abordagem de aglomerados setoriais simples para formas de articulação e cooperação sócio-institucional entre atores que definem estruturas de distribuição de poderes econômicos e políticos no âmbito local, com destaque para o setor turístico. Os exemplos a serem tomados para estudo de caso é o do "Circuito das Águas Paulista", que abarca as cidades localizadas na parte leste do Estado de São Paulo, a maioria classificadas como Estâncias turísticas e hidrominerais, e o do "Circuito das Malhas do Sul de Minas Gerais", envolvendo municípios localizados no extremo sul do Estado de Minas, na fronteira com São Paulo e especializados na produção de malhas retilíneas. No exemplo dos Circuitos turísticos, consolida-se uma visão de território como espaço integrado pelos vínculos e redes de empresas e o ambiente externo onde estão inseridas. A análise da estrutura econômica dos dois Circuitos, bem como de suas particularidades sócio-institucionais e regulatórias, nos remeterá a tese da importância da dimensão da governança territorial nas estratégias atuais de desenvolvimento local/regional, considerando-se a relação de poderes entre Estado, empresas e outras instituições sociais / Abstract: The aim of this research is to understand how the new ways of regulation and governance articulate in the Brazilian territory through the analysis of the institutional and organizational strategies of the local actors in collective projects of local territorial development. The first part is dedicated to a revision of the predominant main forms of governance and territorial planning during the Fordism - between 1950 and 1970- in comparison to the current period, emphasizing two main instruments of recent governance: the Local Productive Arrangements (APL) and Touristic Circuits. At a second moment the aim is to understand the evolution of the approach of simple setorial clusters to ways of social institutional articulation and cooperation between actors that define structures of distribution of economic and politic powers in the local sphere, mainly in the touristic sector. The examples of this study are taken from the "Circuito das Águas Paulista", that are the cities located in the east part of the State of São Paulo, considering the most part of them as touristic spa towns, and the "Circuito das Malhas of the South of Minas Gerais", involving cities that are located in the extreme south of the state of Minas Gerais bordering São Paulo and specialized in the production of electronic flat knitting. In the example of touristic circuits a territory vision is consolidated as a space integrated by the bonds and network of companies and the external environment where they are integrated. The analysis of the economic structure of two Circuits, as well as of its partner-institucional and regulatory particularitities, it takes in them to the thesis about the importance of the territorial dimension of governance in the current strategies of regional local development/, considering it relation of being able between State, companies and other social institutions / Doutor

A popularização dos dispositivos móveis impulsionou a pesquisa e o desenvolvimento de soluções de baixo consumo. A evolução destas aplicações demanda ferramentas que permitam avaliar diferentes alternativas de implementação, fornecendo, aos desenvolvedores, informações valiosas para a criação de soluções energeticamente eficientes. Este trabalho desenvolveu uma nova plataforma de medição de consumo que permite comparar a eficiência energética de diferentes algoritmos implementados em software e em hardware. A plataforma é capaz de medir o consumo energético de um processo específico em execução em um processador de propósito geral com um sistema operacional padrão, além de comparar o resultado obtido com algoritmos equivalentes implementados em uma FPGA. Isto permite ao desenvolvedor dividir o processamento da aplicação entre software e hardware de forma a obter a solução mais energeticamente eficiente. Comparada com o estado da arte, a plataforma de medição criada possui três característica inovadoras: suporte a medição de consumo de software e hardware; medição de trechos de código específicos executados pelo processador; e suporte a alteração dinâmica do clock. Também é mostrado neste trabalho como a plataforma desenvolvida tem sido utilizada para analisar o consumo energético de algoritmos de detecção de intrusão de rede para ataques do tipo probing. / The large number of mobile devices increased the interest in low-power designs. Tools that allow the evaluation of alternative implementations give the designer actionable information to create energy-efficient designs. This paper presents a new power measurement platform able to compare the energy consumption of different algorithms implemented in software and in hardware. The proposed platform is able to measure the energy consumption of a specific process running in a general-purpose CPU with a standard operating system, and to compare the results with equivalent algorithms running in an FPGA. This allows the designer to choose the most energy-efficient software vs. hardware partitioning for a given application. Compared with the current state-of-the-art, the presented platform has four distinguishing features: (i) support for both software and hardware power measurements, (ii) measurement of individual code sections in the CPU, (iii) support for dynamic clock frequencies, and (iv) improvement of measurement precision. We also demonstrate how the developed platform has been used to analyze the energy consumption of network intrusion detection algorithms aimed at detecting probing attacks.

CAPES / Redes de sensores sem fio (RSSF) têm sido tema central de diversos estudos na atualidade. Em certas aplicações, como, por exemplo, as que necessitam saber de onde os dados estão sendo enviados ou em casos em que o próprio nó sensor precisa saber sua posição para executar alguma ação, mecanismos de localização se tornam imprescindíveis. Porém, a execução deste tipo de algoritmo é custosa para os nós sensores. Concomitantemente, o advento das low power FPGAs têm viabilizado a aplicação de dispositivos programáveis em RSSFs e aplicações envolvendo reconfiguração dinâmica de FPGA em nós sensores têm aumentado o uso destes dispositivos nestas redes. Unindo-se estas demandas, o objetivo desta dissertação é estudar e implementar sistemas de localização em hardware de lógica programável, visando atender aplicações voltadas a RSSF. Utilizando-se no nó sensor um bloco de hardware dedicado para realizar os cálculos de posição minimiza a utilização de seu CPU, podendo este hardware, inclusive, ser apenas uma parte de um sistema maior implementado na FPGA. O processo de localização baseia-se na utilização das distâncias entre o nó de posição desconhecida e os nós de referência, determinadas através de medição de RSSI, e o uso de algoritmos específicos que calculam a posição desejada. As principais etapas foram: revisão da literatura, modelagem do comportamento das medições de RSSI, análise do desempenho dos algoritmos e projeto de hardware. Através das simulações realizadas pôde-se desenvolver metodologias e ferramentas para a geração otimizada do hardware de localização. O desenvolvimento deste trabalho possibilitou analisar a aplicabilidade do ponto flutuante e ponto fixo, definir a arquitetura adequada para o hardware e o dimensionamento adequado da quantidade de bits necessária nas implementações. / Wireless sensor networks (WSN) have been the central theme of many researches in actuality. In certain applications, like, for example, the ones that need to know from where the data is being sent or in cases which the sensor node need to know its own position to perform some action, location mechanism is indispensable. However, the execution of these algorithms is costly for the sensor nodes. Concomitantly, the advent of low power FPGAs made feasible the application of programmable devices in WSNs and applications involving dynamic reconfiguration of FPGA in sensor nodes increased the use of these devices in WSNs. Joining these demands, the goal of this master thesis is to study and implement locating systems in programmable logic hardware, aiming at meeting applications in WSN. Employing a dedicated hardware block in sensor node to compute the position minimizes its CPU usage, and this hardware can even be just a part of a larger system implemented in FPGA. The localization process is based on the use of distances, measured between the sensor node with unknown position and the reference nodes, determined from RSSI measurements, and the use of specific algorithms that calculate the desired position. The main steps were: review of the literature, modeling the behavior of the RSSI measurements, performance analysis of the algorithms and hardware design. Through the performed simulations it was possible to develop methodologies and tools to generate optimized locating hardware. The development of this work allowed to evaluate the feasibility of the floating point and fixed point, to set the appropriate architecture for the hardware and to find the proper dimension of the number of bits required in the implementations.

Neste trabalho de pesquisa, foi realizado um estudo dos principais tipos de ferramentas para modelagem de hardware buscando-se verificar as vantagens da utilização de Redes de Petri para a modelagem de sistemas dinâmicos e concorrentes e de sua implementação em hardware. Observou-se que apesar de existirem ferramentas para esta finalidade, existem pontos que podem ser trabalhados para facilitar o acesso a esta tecnologia. Assim, foi desenvolvido um método para facilitar a implementação de sistemas modelados em Redes de Petri, em hardware de lógica reconfigurável. Para isto, utilizou-se um software de captura onde, a partir do gráfico do modelo em Rede de Petri, é gerado um arquivo de descrição no formato PNML - Linguagem de Marcação para Rede de Petri (Petri Net Markup Language). A partir desta descrição, é gerado um arquivo de descrição de hardware no formato VHDL - Linguagem de Descrição de Hardware VHSIC (VHSIC Hardware Description Language), que pode ser gravado em um circuito de lógica reconfigurável. Para possibilitar esta etapa, foi realizado o desenvolvimento de uma ferramenta que gera um arquivo em linguagem VHDL a partir da descrição no formato PNML. A ferramenta desenvolvida é descrita em detalhes, mostrando todas as etapas e critérios utilizados na conversão. Para validar o método, é mostrado um exemplo de aplicação com a implementação em FPGA - Matriz de Portas Programável em Campo (Field Programmable Gate Arrow), de uma Rede de Petri modelando uma planta industrial hipotética. Finalmente é feita uma comparação de desempenho entre o modelo executado em hardware com o modelo executado em software. / In this research work, was performed a study of main types of hardware modeling tools searching to verify the advantages of utilizing for modeling dynamic and concurrent systems and for its hardware implementation. It was observed that even though there are tools for this purpose, exists some points that may be worked out to facilitate access to this technology. So, was developed a method for facilitate implementation of systems modeled in Petri nets, in reconfigurable logic hardware. For that, was utilized a capture software where, from the graphic of the Petri net model, is generated a description in PNML (Petri Net Markup Language) format. From this description, is generated a hardware description file in VHDL (VHSIC Hardware Description Language) format, that may be loaded in a reconfigurable logic circuit. To make possible this stage, was performed the development of tool that generate a file in VHDL language from the description in PNML format. The developed tool is described in details, showing all stages and criteria utilized in the conversion. To validate the method, is showed an application example for this toll with the implementation in FPGA (Field Programmable Gate Arrow), of a Petri net modeling a hypothetic industrial plant. Finally, a performance comparison is made between the model executed in hardware and the model executed in software.

Made available in DSpace on 2015-02-24T18:04:02Z (GMT). No. of bitstreams: 1 YuriCLS_DISSERT.pdf: 1601720 bytes, checksum: 554923a7f0503bb8d641482a11fa82a4 (MD5) Previous issue date: 2011-07-11 / This paper aims to analyze the current support structure ready to Local Productive Arrangements (APLs) in the state of Rio Grande do Norte. To this end, it was done a study of major theories dealing with territorial agglomerations: moving from the pioneering concept of Marshallian industrial district to neo-Schumpeterian concepts coming from the latest innovation systems. In a complementary way, there will be a study of the major reasons that brought the crowded productive activities to a central position in the economic debate and the formation of public policy, seeking to understand what the relationship of this phenomenon with the different approaches of regional development policies which are included in recent years. Finally, it sought to understand how the bodies responsible for supporting clusters in the state of Rio Grande do Norte act in the selection and support of these arrangements, analyzing what the main policies implemented and trying to understand what are the main instruments used to support these clusters in the state / Este trabalho pretende analisar a atual estrutura de apoio disposta aos Arranjos Produtivos Locais (APLs) no estado do Rio Grande do Norte. Com este intuito, realiza-se um estudo das principais teorias que tratam das aglomera??es territoriais: passando desde o conceito pioneiro de distrito industrial marshalliano at? conceitos neo-schumpeterianos mais recentes provindo dos sistemas de inova??o. De maneira complementar, realiza-se um estudo dos principais motivos que trouxeram as atividades produtivas aglomeradas a uma posi??o central no debate econ?mico e na forma??o de pol?ticas p?blicas, procurando compreender qual a rela??o deste fen?meno com as diferentes abordagens das pol?ticas de desenvolvimento regional compreendidas nos ?ltimos anos. Por fim, pretendeu-se compreender de que forma os ?rg?os respons?veis pelo apoio aos APLs no estado do Rio Grande do Norte atuam na sele??o e apoio a estes arranjos, analisando quais as principais pol?ticas implementadas e procurando compreender quais s?o os principais instrumentos utilizados no apoio a estes APLs no estado

A popularização dos dispositivos móveis impulsionou a pesquisa e o desenvolvimento de soluções de baixo consumo. A evolução destas aplicações demanda ferramentas que permitam avaliar diferentes alternativas de implementação, fornecendo, aos desenvolvedores, informações valiosas para a criação de soluções energeticamente eficientes. Este trabalho desenvolveu uma nova plataforma de medição de consumo que permite comparar a eficiência energética de diferentes algoritmos implementados em software e em hardware. A plataforma é capaz de medir o consumo energético de um processo específico em execução em um processador de propósito geral com um sistema operacional padrão, além de comparar o resultado obtido com algoritmos equivalentes implementados em uma FPGA. Isto permite ao desenvolvedor dividir o processamento da aplicação entre software e hardware de forma a obter a solução mais energeticamente eficiente. Comparada com o estado da arte, a plataforma de medição criada possui três característica inovadoras: suporte a medição de consumo de software e hardware; medição de trechos de código específicos executados pelo processador; e suporte a alteração dinâmica do clock. Também é mostrado neste trabalho como a plataforma desenvolvida tem sido utilizada para analisar o consumo energético de algoritmos de detecção de intrusão de rede para ataques do tipo probing. / The large number of mobile devices increased the interest in low-power designs. Tools that allow the evaluation of alternative implementations give the designer actionable information to create energy-efficient designs. This paper presents a new power measurement platform able to compare the energy consumption of different algorithms implemented in software and in hardware. The proposed platform is able to measure the energy consumption of a specific process running in a general-purpose CPU with a standard operating system, and to compare the results with equivalent algorithms running in an FPGA. This allows the designer to choose the most energy-efficient software vs. hardware partitioning for a given application. Compared with the current state-of-the-art, the presented platform has four distinguishing features: (i) support for both software and hardware power measurements, (ii) measurement of individual code sections in the CPU, (iii) support for dynamic clock frequencies, and (iv) improvement of measurement precision. We also demonstrate how the developed platform has been used to analyze the energy consumption of network intrusion detection algorithms aimed at detecting probing attacks.

CAPES / Redes de sensores sem fio (RSSF) têm sido tema central de diversos estudos na atualidade. Em certas aplicações, como, por exemplo, as que necessitam saber de onde os dados estão sendo enviados ou em casos em que o próprio nó sensor precisa saber sua posição para executar alguma ação, mecanismos de localização se tornam imprescindíveis. Porém, a execução deste tipo de algoritmo é custosa para os nós sensores. Concomitantemente, o advento das low power FPGAs têm viabilizado a aplicação de dispositivos programáveis em RSSFs e aplicações envolvendo reconfiguração dinâmica de FPGA em nós sensores têm aumentado o uso destes dispositivos nestas redes. Unindo-se estas demandas, o objetivo desta dissertação é estudar e implementar sistemas de localização em hardware de lógica programável, visando atender aplicações voltadas a RSSF. Utilizando-se no nó sensor um bloco de hardware dedicado para realizar os cálculos de posição minimiza a utilização de seu CPU, podendo este hardware, inclusive, ser apenas uma parte de um sistema maior implementado na FPGA. O processo de localização baseia-se na utilização das distâncias entre o nó de posição desconhecida e os nós de referência, determinadas através de medição de RSSI, e o uso de algoritmos específicos que calculam a posição desejada. As principais etapas foram: revisão da literatura, modelagem do comportamento das medições de RSSI, análise do desempenho dos algoritmos e projeto de hardware. Através das simulações realizadas pôde-se desenvolver metodologias e ferramentas para a geração otimizada do hardware de localização. O desenvolvimento deste trabalho possibilitou analisar a aplicabilidade do ponto flutuante e ponto fixo, definir a arquitetura adequada para o hardware e o dimensionamento adequado da quantidade de bits necessária nas implementações. / Wireless sensor networks (WSN) have been the central theme of many researches in actuality. In certain applications, like, for example, the ones that need to know from where the data is being sent or in cases which the sensor node need to know its own position to perform some action, location mechanism is indispensable. However, the execution of these algorithms is costly for the sensor nodes. Concomitantly, the advent of low power FPGAs made feasible the application of programmable devices in WSNs and applications involving dynamic reconfiguration of FPGA in sensor nodes increased the use of these devices in WSNs. Joining these demands, the goal of this master thesis is to study and implement locating systems in programmable logic hardware, aiming at meeting applications in WSN. Employing a dedicated hardware block in sensor node to compute the position minimizes its CPU usage, and this hardware can even be just a part of a larger system implemented in FPGA. The localization process is based on the use of distances, measured between the sensor node with unknown position and the reference nodes, determined from RSSI measurements, and the use of specific algorithms that calculate the desired position. The main steps were: review of the literature, modeling the behavior of the RSSI measurements, performance analysis of the algorithms and hardware design. Through the performed simulations it was possible to develop methodologies and tools to generate optimized locating hardware. The development of this work allowed to evaluate the feasibility of the floating point and fixed point, to set the appropriate architecture for the hardware and to find the proper dimension of the number of bits required in the implementations.

Este trabalho aborda diversas técnicas de controle, com o intuito de comparação do desempenho e robustez ao aplicá-los a um conversor Buck. Iniciando pelo controlador PID (Proporcional, Integral e Derivativo), amplamente explorado e dominado no meio industrial, ele é adotado neste trabalho como referência de comparação para as demais técnicas desenvolvidas. Outra estratégia aqui apresentada é o GANLPID (Gaussian Adaptative Non Linear PID ou PID Adaptativo Não Linear Gaussiano), trata-se de uma técnica não linear, possui ganhos variantes em função do erro baseados em uma função gaussiana. O controle por alocação de polos é uma técnica de controle que em sua forma básica não possui parcela integral, sendo necessária a inclusão deste termo para minimizar o erro em regime permanente. As principais características de análise de desempenho são o tempo de acomodação e overshoot. Todas as técnicas são exploradas a fim de serem implementadas em dispositivos FPGA (Field Programmable Gate Array), possuindo algumas vantagens sobre microcontroladores e DSP’s (Digital Signal Processor), pois conseguem executar tarefas em paralelo deixando a execução do algoritmo mais rápida. As técnicas de controle escolhidas foram simuladas utilizando a ferramenta DSP Builder e compiladas diretamente em código HDL (linguagem de descrição de hardware). Os resultados de simulação e experimentais são apresentados e comentados para validar os projetos propostos. / This work discuss several techniques of control, with an intention of comparison of performance and robustness to apply them to Buck coverter. Starting with PID (Proportional, Integral, Derivative) controller, widely explored and dominated in an industrial environment, it’s used in this work as comparison reference for the others techniques developed. Another strategy presented here is the GANLPID (Gaussian Adaptative Non LinearPID), it’s a case of non linear technique, has won variants in function of the based on a Gaussian error function. variants have gains on function of error based on a Gaussian function. The pole placement control technique not having full part in their basic forms, being necessary to include this term to eliminate the steady-state error. The main performance analysis features are the settling time and overshoot. All the techniques are explored in order to be implemented in FPGA (Field Programmable Gate Array) devices, having some advantages over microcontrollers and DSP’s (Digital Signal Processor), because can execute tasks in parallel allowing the implementation of the algorithm more faster. The chosen control techniques were simulated using the DSP Builder tool and and compiled directly in HDL (hardware description language) code. The results of simulation and experimental are presented and discussed in order to validate the proposed projects.

Neste trabalho de pesquisa, foi realizado um estudo dos principais tipos de ferramentas para modelagem de hardware buscando-se verificar as vantagens da utilização de Redes de Petri para a modelagem de sistemas dinâmicos e concorrentes e de sua implementação em hardware. Observou-se que apesar de existirem ferramentas para esta finalidade, existem pontos que podem ser trabalhados para facilitar o acesso a esta tecnologia. Assim, foi desenvolvido um método para facilitar a implementação de sistemas modelados em Redes de Petri, em hardware de lógica reconfigurável. Para isto, utilizou-se um software de captura onde, a partir do gráfico do modelo em Rede de Petri, é gerado um arquivo de descrição no formato PNML - Linguagem de Marcação para Rede de Petri (Petri Net Markup Language). A partir desta descrição, é gerado um arquivo de descrição de hardware no formato VHDL - Linguagem de Descrição de Hardware VHSIC (VHSIC Hardware Description Language), que pode ser gravado em um circuito de lógica reconfigurável. Para possibilitar esta etapa, foi realizado o desenvolvimento de uma ferramenta que gera um arquivo em linguagem VHDL a partir da descrição no formato PNML. A ferramenta desenvolvida é descrita em detalhes, mostrando todas as etapas e critérios utilizados na conversão. Para validar o método, é mostrado um exemplo de aplicação com a implementação em FPGA - Matriz de Portas Programável em Campo (Field Programmable Gate Arrow), de uma Rede de Petri modelando uma planta industrial hipotética. Finalmente é feita uma comparação de desempenho entre o modelo executado em hardware com o modelo executado em software. / In this research work, was performed a study of main types of hardware modeling tools searching to verify the advantages of utilizing for modeling dynamic and concurrent systems and for its hardware implementation. It was observed that even though there are tools for this purpose, exists some points that may be worked out to facilitate access to this technology. So, was developed a method for facilitate implementation of systems modeled in Petri nets, in reconfigurable logic hardware. For that, was utilized a capture software where, from the graphic of the Petri net model, is generated a description in PNML (Petri Net Markup Language) format. From this description, is generated a hardware description file in VHDL (VHSIC Hardware Description Language) format, that may be loaded in a reconfigurable logic circuit. To make possible this stage, was performed the development of tool that generate a file in VHDL language from the description in PNML format. The developed tool is described in details, showing all stages and criteria utilized in the conversion. To validate the method, is showed an application example for this toll with the implementation in FPGA (Field Programmable Gate Arrow), of a Petri net modeling a hypothetic industrial plant. Finally, a performance comparison is made between the model executed in hardware and the model executed in software.

Made available in DSpace on 2014-12-17T14:55:43Z (GMT). No. of bitstreams: 1 ValdezAAFi_DISSERT.pdf: 1620850 bytes, checksum: c1208b8ca13742d0d9cd3ac88c864f60 (MD5) Previous issue date: 2010-06-14 / Coordena??o de Aperfei?oamento de Pessoal de N?vel Superior / This work aims to present how the application of fractal geometry to the elements of a log-periodic array can become a good alternative when one wants to reduce the size of the array. Two types of log-periodic arrays were proposed: one with fed by microstrip line and other fed by electromagnetic coupling. To the elements of these arrays were applied fractal Koch contours, at two levels. In order to validate the results obtained some prototypes were built, which were measured on a vector network analyzer and simulated in a software, for comparison. The results presented reductions of 60% in the total area of the arrays, for both types. By analyzing the graphs of return loss, it was observed that the application of fractal contours made different resonant frequencies appear in the arrays. Furthermore, a good agreement was observed between simulated and measured results. The array with feeding by electromagnetic coupling presented, after application of fractal contours, radiation pattern with more smooth forms than the array with feeding by microstrip line / Este trabalho tem como objetivo apresentar como a aplica??o de contornos fractais aos elementos de um arranjo log-peri?dico se torna uma alternativa bastante interessante quando se deseja reduzir as dimens?es do arranjo. Foram propostos dois tipos de arranjos log-peri?dicos: um com alimenta??o por linha de microfita e outro com alimenta??o por acoplamento eletromagn?tico. Aos elementos desses arranjos foram aplicados contornos fractais de Koch, em dois n?veis. Com a finalidade de validar os resultados obtidos foram constru?dos prot?tipos, que foram caracterizados experimentalmente em um analisador de rede vetorial e simulados em software, para compara??o. Os resultados mostraram redu??es de 60% nas dimens?es dos arranjos, para ambos os tipos. Atrav?s da an?lise dos gr?ficos da perda de retorno, p?de-se observar que a aplica??o dos contornos fractais fez com que aparecessem diferentes frequ?ncias de resson?ncia nos arranjos. Al?m disso, observa-se uma boa concord?ncia entre os resultados medidos e simulados. O arranjo com alimenta??o por acoplamento eletromagn?tico apresentou, ap?s aplica??o dos contornos fractais, menores valores de diretividade do que o arranjo com alimenta??o por linha de microfita