Spelling suggestions: "subject:"circuits logique""
1 |
Conception de contrôleurs autotestables pour des hypothèses de pannes analytiquesSchreiber Jansch, Ingrid Eleonora. Courtois, Bernard January 2008 (has links)
Reproduction de : Thèse de docteur-ingénieur : microélectronique : Grenoble, INPG : 1985. / Titre provenant de l'écran-titre. Bibliogr. p. 183-187.
|
2 |
Contribution à la conception de circuits intégrés AsGa modélisation du MESFET AsGa et étude des effets de propagation et de couplage dans les CI logiques BFL AsGa, caractérisation en bruit des transistors hyperfréquence faible bruit AsGa.Chusseau, Laurent. January 1986 (has links)
Th. Doct.--Electronique--Paris 11, 1986.
|
3 |
Étude des réseaux cellulaires de microprocesseurs : applications au calcul analogique et au traitement parallèle à recouvrement d'activités.Plancke, Patrick, January 1900 (has links)
Th. doct.-ing.--Trait. de l'inf.--Lille 1, 1980. N°: 249.
|
4 |
Contribution au test des circuits intégrés logiquesCaillat, Jacques 08 October 1976 (has links) (PDF)
.
|
5 |
Contribution à la conception assistée par calculateur des systèmes logiquesDeschizeaux, P. 12 November 1971 (has links) (PDF)
.
|
6 |
Etude d'une application de l'effet Hall à la réalisation d'éléments de circuits logiquesVermot-Gaud, Jacques 28 January 1959 (has links) (PDF)
.
|
7 |
Outils d'aide à la décision dans le test de systèmes logiquesMili, Ali 24 June 1978 (has links) (PDF)
On élabore des politiques de test d'un grand système logique. On s'intéresse à la possibilité de partitionner un réseau à tester en plusieurs sous-réseaux. On introduit des paramètres de test que l'on utilise pour modéliser les problèmes de test sous forme de problèmes mathématiques de prise de décision.
|
8 |
Waveform narrowing : a constraint-based framework for timing analysisKassab, Maroun January 2002 (has links)
Thèse numérisée par la Direction des bibliothèques de l'Université de Montréal.
|
9 |
Algèbre multivaluées [sic] et circuits logiques I²LDao, Trong Tich 26 January 1979 (has links) (PDF)
.
|
10 |
Transistors mono-électroniques double-grille : modélisation, conception & évaluation d'architectures logiques / Double-gate single electron transistor : modeling, design & evaluation of logic architecturesBounouar, Mohamed Amine January 2013 (has links)
Dans les années à venir, l'industrie de la microélectronique doit développer de nouvelles filières technologiques qui pourront devenir des successeurs ou des compléments de la technologie CMOS ultime. Parmi ces technologies émergentes relevant du domaine « Beyond CMOS », ce travail de recherche porte sur les transistors mono-électroniques (SET) dont le fonctionnement est basé sur la quantification de la charge électrique, le transport quantique et la répulsion Coulombienne. Les SETs doivent être étudiés à trois niveaux : composants, circuits et système. Ces nouveaux composants, utilisent à leur profit le phénomène dit de blocage de Coulomb permettant le transit des électrons de manière séquentielle, afin de contrôler très précisément le courant véhiculé. En effet, l'émergence du caractère granulaire de la charge électrique dans le transport des électrons par effet tunnel, permet d'envisager la réalisation de remplaçants potentiels des transistors ou de cellules mémoire à haute densité d'intégration, basse consommation. L'objectif principal de ce travail de thèse est d'explorer et d'évaluer le potentiel des transistors mono-électroniques double-grille métalliques (DG-SETs) pour les circuits logiques numériques. De ce fait, les travaux de recherches proposés sont divisés en trois parties : i) le développement des outils de simulation et tout particulièrement un modèle analytique de DG-SET ; ii) la conception de circuits numériques à base de DG-SETs dans une approche « cellules standards » ; et iii) l'exploration d'architectures logiques versatiles à base de DG-SETs en exploitant la double-grille du dispositif. Un modèle analytique pour les DG-SETs métalliques fonctionnant à température ambiante et au-delà est présenté. Ce modèle est basé sur des paramètres physiques et géométriques et implémenté en langage Verilog-A. Il est utilisable pour la conception de circuits analogiques ou numériques hybrides SET-CMOS. A l'aide de cet outil, nous avons conçu, simulé et évalué les performances de circuits logiques à base de DG-SETs afin de mettre en avant leur utilisation dans les futurs circuits ULSI. Une bibliothèque de cellules logiques, à base de DG-SETs, fonctionnant à haute température est présentée. Des résultats remarquables ont été atteints notamment en termes de consommation d'énergie. De plus, des architectures logiques telles que les blocs élémentaires pour le calcul (ALU, SRAM, etc.) ont été conçues entièrement à base de DG-SETs. La flexibilité offerte par la seconde grille du DG-SET a permis de concevoir une nouvelle famille de circuits logiques flexibles à base de portes de transmission. Une réduction du nombre de transistors par fonction et de consommation a été atteinte. Enfin, des analyses Monte-Carlo sont abordées afin de déterminer la robustesse des circuits logiques conçus à l'égard des dispersions technologiques.
|
Page generated in 0.0594 seconds