Global ETD Search

1	Conception et validation d'un processeur programmable de traitement du signal à faible consommation et à faible empreinte silicium : application à la vidéo HD sur téléphone mobile Thevenin, Mathieu 16 October 2009 (has links) (PDF) Les capteurs CMOS sont de plus en plus présents dans les produits de grande consommation comme les téléphones portables. Les images issues de ces capteurs nécessitent divers traitements numériques avant d'être afﬁchées. Aujourd'hui, seuls des composants dédiés sont utilisés pour maintenir un niveau de consom- mation électrique faible. Toutefois leur ﬂexibilité est fortement limitée et elle ne permet pas l'intégration de nouveaux algorithmes de traitement d'image. Ce manuscrit présente la conception et la validation de l'archi- tecture de calcul eISP entièrement programmable et originale capable de supporter la vidéo HD 1080p qui sera intégrée dans les futures générations de téléphones portables. Architecture calcul programmable eISP SIMD traitement d'image ﬂux vidéo haute déﬁni- tion 1080p capteur CMOS CCD bayer brutes ﬁltre traitement du signal numérique ﬂexible ﬂot données processeur SplitWay DSP bus TDMA tuile de calcul 65nm Programmable computing architecture