In der vorliegenden Arbeit werden eine sichere FPGA-Stellwerksplattform und ein Transformationsverfahren entwickelt, mit dem die Schaltungen bestehender Relaisstellwerke in eine FPGA-Logik überführt werden können. Die FPGA-Stellwerksplattform ersetzt die Innenanlage eines Relaisstellwerks. Ihre Schnittstellen entsprechen den bisherigen Schnittstellen am Kabelabschlussgestell und zur Bedien- und Meldeeinrichtung. Damit ist eine einfache Migration bestehender Stellwerke möglich. Das Sicherheitskonzept basiert auf einer zweikanaligen Struktur mit sicherem Vergleicher und zusätzlichen Selbsttests zur schnellen, datenflussunabhängigen Ausfalloffenbarung. Die erreichbare Gefährdungsrate liegt im Bereich von SIL 4 und entspricht damit dem Sicherheitsziel für Stellwerke der Deutschen Bahn. Die Transformation sieht eine Trennung der Stellwerkslogik in Logik- und Leistungsteil vor. Der Logikteil wird auf dem FPGA realisiert. Die im Leistungsteil verbliebenen Kontakte und Überwacherrelais werden durch sichere Stellteile ersetzt. Die logischen Ansteuerbedingungen der Relais werden in Schaltnetze überführt. Die gesteuerten Relais werden durch Instanzen generischer Zustandsmodelle ersetzt. Für jeden verwendeten Relaistyp wurde ein entsprechendes Modell entwickelt, das bei der Transformation als Baustein eingesetzt werden kann. Die generischen Zustandsmodelle berücksichtigen auch die sicherheitsrelevanten konstruktiven Eigenschaften der Relais. So wird bei der Auftrennung einer Schaltung in Logik- und Leistungsteil sichergestellt, dass die in getrennte Schaltungsteile überführten Öffner und Schließer eines Relais nie gleichzeitig geschlossen sein können (Zwangsführung der Kontakte). Dies ist eine Voraussetzung für die Beibehaltung der sicherheitsrelevanten Funktionsbedingungen der Originalschaltung. Das Transformationsverfahren und die implementierten Mechanismen zur Ausfalloffenbarung sind unabhängig von der Anwenderlogik und vom gewählten Schaltkreistyp. Damit kann der generierte VHDL-Code bei Obsoleszenz eines Schaltkreises auch auf andere FPGA-Typen portiert werden. In einer Ressourcenabschätzung wird gezeigt, dass der gewählte Lösungsansatz geeignet ist, die Schaltungen kleinerer Relaisstellwerke vollständig auf einem FPGA zu realisieren. Die Anwendung des vorgestellten Verfahrens wird am Beispiel der Weichengruppe des Stellwerkstyps GS II DR demonstriert. Das Transformationsverfahren ist aber auch für andere Stellwerksbauformen geeignet. Dabei ist es unerheblich, ob diese nach dem tabellarischen Verschlussplanprinzip oder dem Spurplanprinzip arbeiten.

Though ferroelectric HfO₂ thin films are now well characterized, little is currently known about their grain substructure. In particular, the formation of domain and phase boundaries requires investigation to better understand phase stabilization, switching, and phase interconversion. Here, scanning transmission electron microscopy is applied to investigate the atomic structure of boundaries in these materials. It is found that orthorhombic/orthorhombic domain walls and coherent orthorhombic/monoclinic interphase boundaries form throughout individual grains. The results inform how interphase boundaries can impose strain conditions that may be key to phase stabilization. Moreover, the atomic structure near interphase boundary walls suggests potential for their mobility under bias, which has been speculated to occur in perovskite morphotropic phase boundary systems by mechanisms similar to domain boundary motion.

Electron beam powder bed fusion (EB-PBF) is a powder-bed fusion additive manufacturing process, which is suitable for fabricating high-performance parts for a wide range of industrial applications, such as medical and aerospace. Due to its deep curing capabilities, the metastable β-alloy Ti-5Al-5Mo-5V-3Cr (Ti-5553) is currently mostly used in the landing gear of airplanes. However, its great mechanical properties make it also attractive for small, complex, and load-bearing components. In this study, nine melting parameter sets, combining different scanning speeds and beam currents, were used in the EB-PBF ARCAM A2X system. Furthermore, the correlation between the microstructure and the mechanical properties was investigated and analyzed by applying µ-focus computer tomography and microscopic methods (optical, SEM/EDS). A significant influence of the different melting parameters on the microstructure as well as on the mechanical performance was found. In a subsequent step, three melting parameters were selected and the specimens were heat-treated (BASCA, STA) for further investigation. The experimental results of this work indicate that Ti-5553 parts can be manufactured successfully with high quality (ρ > 99.60%), and post-processing heat-treatments can be used to modify the microstructure in such a way that the parts are suitable for a large variety of possible applications.

Tile-based many-core architectures are extensively used in modern system-on-chip designs to achieve scalable computing performance with adequate energy efficiency. Heterogeneity is the key element to boost computing performance and keep energy consumption under certain limits for several application domains. However, the steady increase of using many custom heterogeneous tiles leads to an expansion in design and integration cost with limited tiles re-usability. The recent widespread of open-source RISC-V ISA provides the potential to develop modular compute units that can be used for many application domains with high reduction in non-recurring engineering costs. The motivation of this work is to bring design modularity and adaptability features for heterogeneous tile-based many-core architectures by increasing their flexibility to realize different many-core configurations with less design time and costs. In this work, AGILER is proposed as an adaptive tile-base many-core architecture for heterogeneous RISC-V based processors. The proposed architecture consists of modular and adaptable heterogeneous multi-/single-core compute tiles that supports 32-/64-bit RISC-V ISAs with different memory hierarchies. Inter-tile communication is developed based on a scalable network-on-chip architecture to achieve a high degree of system scalability. AGILER supports run-time adaptation through a custom internal reconfiguration manager for dynamic and partial reconfiguration over Xilinx FPGAs. Evaluation results demonstrate that the proposed architecture features a scalable computing performance up to 685 MOPS for 8 x 32-bit tiles and 316 MOPS for 8 x 64-bit tiles with a scalable memory bandwidth up to 7.4 GB/s. AGILER is evaluated on Xilinx Virtex UltrascaleC FPGA with a maximum reconfiguration time of 38.1 ms for a single compute tile.

Ferroelectric field effect transistor (FeFET) memories based on a new type of ferroelectric material (silicon doped hafnium oxide) were studied within the scope of the present work. Utilisation of silicon doped hafnium oxide (Si:HfO2) thin films instead of conventional perovskite ferroelectrics as a functional layer in FeFETs provides compatibility to the CMOS process as well as improved device scalability. The influence of different process parameters on the properties of Si:HfO2 thin films was analysed in order to gain better insight into the occurrence of ferroelectricity in this system. A subsequent examination of the potential of this material as well as its possible limitations with the respect to the application in non-volatile memories followed. The Si:HfO2-based ferroelectric transistors that were fully integrated into the state-of-the-art high-k metal gate CMOS technology were studied in this work for the first time. The memory performance of these devices scaled down to 28 nm gate length was investigated. Special attention was paid to the charge trapping phenomenon shown to significantly affect the device behaviour.:1 Introduction 2 Fundamentals 2.1 Non-volatile semiconductor memories 2.2 Emerging memory concepts 2.3 Ferroelectric memories 3 Characterisation methods 3.1 Memory characterisation tests 3.2 Ferroelectric memory specific characterisation tests 3.3 Trapping characterisation methods 3.4 Microstructural analyses 4 Sample description 4.1 Metal-insulator-metal capacitors 4.2 Ferroelectric field effect transistors 5 Stabilisation of the ferroelectric properties in Si:HfO2 thin films 5.1 Impact of the silicon doping 5.2 Impact of the post-metallisation anneal 5.3 Impact of the film thickness 5.4 Summary 6 Electrical properties of the ferroelectric Si:HfO2 thin films 6.1 Field cycling effect 6.2 Switching kinetics 6.3 Fatigue behaviour 6.4 Summary 7 Ferroelectric field effect transistors based on Si:HfO2 films 7.1 Effect of the silicon doping 7.2 Program and erase operation 7.3 Retention behaviour 7.4 Endurance properties 7.5 Impact of scaling on the device performance 7.6 Summary 8 Trapping effects in Si:HfO2-based FeFETs 8.1 Trapping kinetics of the bulk Si:HfO2 traps 8.2 Detrapping kinetics of the bulk Si:HfO2 traps 8.3 Impact of trapping on the FeFET performance 8.4 Modified approach for erase operation 8.5 Summary 9 Summary and Outlook

In der formalen Verifikation digitaler Schaltkreise hat sich die Methodik der vollständigen Verifikation anhand spezieller Operationseigenschaften bewährt. Operationseigenschaften beschreiben das Verhalten einer Schaltung in einem festen Zeitintervall und können sequentiell miteinander verknüpft werden, um so das Gesamtverhalten zu spezifizieren. Zusätzlich beweist eine formale Vollständigkeitsprüfung, dass die Menge der Eigenschaften für jede Folge von Eingangssignalwerten die Ausgänge der zu verifizierenden Schaltung eindeutig und lückenlos determiniert. In dieser Arbeit wird untersucht, wie aus Operationseigenschaften, deren Vollständigkeit erfolgreich bewiesen wurde, automatisiert eine Schaltungsbeschreibung abgeleitet werden kann. Gegenüber der traditionellen Entwurfsmethodik auf Register-Transfer-Ebene (RTL) bietet dieses Verfahren zwei Vorteile. Zum einen vermeidet der Vollständigkeitsbeweis viele Arten von Entwurfsfehlern, zum anderen ähnelt eine Beschreibung mit Hilfe von Operationseigenschaften den in Spezifikationen häufig genutzten Zeitdiagrammen, sodass die Entwurfsebene der Spezifikationsebene angenähert wird und Fehler durch manuelle Verfeinerungsschritte vermieden werden. Das Entwurfswerkzeug vhisyn führt die High-Level-Synthese (HLS) einer vollständigen Menge von Operationseigenschaften zu einer Beschreibung auf RTL durch. Die Ergebnisse zeigen, dass sowohl die verwendeten Synthesealgorithmen, als auch die erzeugten Schaltungen effizient sind und somit die Realisierung größerer Beispiele zulassen. Anhand zweier Fallstudien kann dies praktisch nachgewiesen werden. / The complete verification approach using special operation properties is an accepted methodology for the formal verification of digital circuits. Operation properties describe the behavior of a circuit during a certain time interval. They can be sequentially concatenated in order to specify the overall behavior. Additionally, a formal completeness check proves that the sequence of properties consistently determines the exact value of the output signals for every valid sequence of input signal values. This work examines how a circuit description can be automatically derived from a set of operation properties whose completeness has been proven. In contrast to the traditional design flow at register-transfer level (RTL), this method offers two advantages. First, the prove of completeness helps to avoid many design errors. Second, the design of operation properties resembles the design of timing diagrams often used in textual specifications. Therefore, the design level is closer to the specification level and errors caused by refinement steps are avoided. The design tool vhisyn performs the high-level synthesis from a complete set of operation properties to a description at RTL. The results show that both the synthesis algorithms and the generated circuit descriptions are efficient and allow the design of larger applications. This is demonstrated by means of two case studies.

The thesis focuses on the privacy of communication that can be ensured by means of the physical layer, i.e., by appropriately chosen coding and resource allocation schemes. The fundamentals of physical-layer security have been already formulated in the 1970s by Wyner (1975), Csiszár and Körner (1978). But only nowadays we have the technical progress such that these ideas can find their way in current and future communication systems, which has driven the growing interest in this area of research in the last years. We analyze two physical-layer approaches that can ensure the secret transmission of private information in wireless systems in presence of an eavesdropper. One is the direct transmission of the information to the intended receiver, where the transmitter has to simultaneously ensure the reliability and the secrecy of the information. The other is a two-phase approach, where two legitimated users first agree on a common and secret key, which they use afterwards to encrypt the information before it is transmitted. In this case, the secrecy and the reliability of the transmission are managed separately in the two phases. The secrecy of the transmitted messages mainly depends on reliable information or reasonable and justifiable assumptions about the channel to the potential eavesdropper. Perfect state information about the channel to a passive eavesdropper is not a rational assumption. Thus, we introduce a deterministic model for the uncertainty about this channel, which yields a set of possible eavesdropper channels. We consider the optimization of worst-case rates in systems with multi-antenna Gaussian channels for both approaches. We study which transmit strategy can yield a maximum rate if we assume that the eavesdropper can always observe the corresponding worst-case channel that reduces the achievable rate for the secret transmission to a minimum. For both approaches, we show that the resulting max-min problem over the matrices that describe the multi-antenna system can be reduced to an equivalent problem over the eigenvalues of these matrices. We characterize the optimal resource allocation under a sum power constraint over all antennas and derive waterfilling solutions for the corresponding worst-case channel to the eavesdropper for a constraint on the sum of all channel gains. We show that all rates converge to finite limits for high signal-to-noise ratios (SNR), if we do not restrict the number of antennas for the eavesdropper. These limits are characterized by the quotients of the eigenvalues resulting from the Gramian matrices of both channels. For the low-SNR regime, we observe a rate increase that depends only on the differences of these eigenvalues for the direct-transmission approach. For the key generation approach, there exists no dependence from the eavesdropper channel in this regime. The comparison of both approaches shows that the superiority of an approach over the other mainly depends on the SNR and the quality of the eavesdropper channel. The direct-transmission approach is advantageous for low SNR and comparably bad eavesdropper channels, whereas the key generation approach benefits more from high SNR and comparably good eavesdropper channels. All results are discussed in combination with numerous illustrations. / Der Fokus dieser Arbeit liegt auf der Abhörsicherheit der Datenübertragung, die auf der Übertragungsschicht, also durch geeignete Codierung und Ressourcenverteilung, erreicht werden kann. Die Grundlagen der Sicherheit auf der Übertragungsschicht wurden bereits in den 1970er Jahren von Wyner (1975), Csiszár und Körner (1978) formuliert. Jedoch ermöglicht erst der heutige technische Fortschritt, dass diese Ideen in zukünftigen Kommunikationssystemen Einzug finden können. Dies hat in den letzten Jahren zu einem gestiegenen Interesse an diesem Forschungsgebiet geführt. In der Arbeit werden zwei Ansätze zur abhörsicheren Datenübertragung in Funksystemen analysiert. Dies ist zum einen die direkte Übertragung der Information zum gewünschten Empfänger, wobei der Sender gleichzeitig die Zuverlässigkeit und die Abhörsicherheit der Übertragung sicherstellen muss. Zum anderen wird ein zweistufiger Ansatz betrachtet: Die beiden Kommunikationspartner handeln zunächst einen gemeinsamen sicheren Schlüssel aus, der anschließend zur Verschlüsselung der Datenübertragung verwendet wird. Bei diesem Ansatz werden die Abhörsicherheit und die Zuverlässigkeit der Information getrennt voneinander realisiert. Die Sicherheit der Nachrichten hängt maßgeblich davon ab, inwieweit zuverlässige Informationen oder verlässliche Annahmen über den Funkkanal zum Abhörer verfügbar sind. Die Annahme perfekter Kanalkenntnis ist für einen passiven Abhörer jedoch kaum zu rechtfertigen. Daher wird hier ein deterministisches Modell für die Unsicherheit über den Kanal zum Abhörer eingeführt, was zu einer Menge möglicher Abhörkanäle führt. Die Optimierung der sogenannten Worst-Case-Rate in einem Mehrantennensystem mit Gaußschem Rauschen wird für beide Ansätze betrachtet. Es wird analysiert, mit welcher Sendestrategie die maximale Rate erreicht werden kann, wenn gleichzeitig angenommen wird, dass der Abhörer den zugehörigen Worst-Case-Kanal besitzt, welcher die Rate der abhörsicheren Kommunikation jeweils auf ein Minimum reduziert. Für beide Ansätze wird gezeigt, dass aus dem resultierenden Max-Min-Problem über die Matrizen des Mehrantennensystems ein äquivalentes Problem über die Eigenwerte der Matrizen abgeleitet werden kann. Die optimale Ressourcenverteilung für eine Summenleistungsbeschränkung über alle Sendeantennen wird charakterisiert. Für den jeweiligen Worst-Case-Kanal zum Abhörer, dessen Kanalgewinne einer Summenbeschränkung unterliegen, werden Waterfilling-Lösungen hergeleitet. Es wird gezeigt, dass für hohen Signal-Rausch-Abstand (engl. signal-to-noise ratio, SNR) alle Raten gegen endliche Grenzwerte konvergieren, wenn die Antennenzahl des Abhörers nicht beschränkt ist. Die Grenzwerte werden durch die Quotienten der Eigenwerte der Gram-Matrizen beider Kanäle bestimmt. Für den Ratenanstieg der direkten Übertragung ist bei niedrigem SNR nur die Differenz dieser Eigenwerte maßgeblich, wohingegen für den Verschlüsselungsansatz in dem Fall keine Abhängigkeit vom Kanal des Abhörers besteht. Ein Vergleich zeigt, dass das aktuelle SNR und die Qualität des Abhörkanals den einen oder anderen Ansatz begünstigen. Die direkte Übertragung ist bei niedrigem SNR und verhältnismäßig schlechten Abhörkanälen überlegen, wohingegen der Verschlüsselungsansatz von hohem SNR und vergleichsweise guten Abhörkanälen profitiert. Die Ergebnisse der Arbeit werden umfassend diskutiert und illustriert.

In den letzten Jahrzehnten ist das globale Kommunikationssystem in einem immer größerem Maße ein integraler Bestandteil des täglichen Lebens geworden. Optische Kommunikationssysteme sind die technologische Basis für diese Entwicklung. Nur Fasern können die riesige benötigte Bandbreite bereitstellen. Während für die ersten optischen Übertragungssysteme die Faser als "flacher" Kanal betrachtet werden konnte, machen Wellenlängenmultiplex und steigende Übertragungsraten die Einbeziehung von immer mehr physikalischen Effekten notwendig. Bei einer Erhöhung der Kanaldatenrate auf 40 Gbit/s und mehr ist die statische Kompensation von chromatischer Dispersion nicht mehr ausreichend. Die intrinsische Toleranz der Modulationsformate gegenüber Dispersion nimmt quadratisch mit der Symbolrate ab. Daher können beispielsweise durch Umwelteinflüsse hervorgerufene Dispersionsschwankungen die Dispersionstoleranz der Modulationsformate überschreiten. Dies macht eine adaptive Dispersionskompensation notwendig, was gleichzeitig auch Dispersionsmonitoring erfordert, um den adaptiven Kompensator steuern zu können. Vorhandene Links können mit Restdispersionskompensatoren ausgestattet werden, um sie für Hochgeschwindigkeitsübertragungen zu ertüchtigen. Optische Kompensationstechniken sind unabhängig von der Kanaldatenrate. Daher wird eine Erhöhung der Datenrate problemlos unterstützt. Optische Kompensatoren können WDM-fähig gebaut werden, um mehrere Kanäle auf einmal zu entzerren. Das Buch beschäftigt sich mit optischen Delay-Line-Filtern als eine Klasse von optischen Kompensatoren. Die Filtersynthese von solchen Delay-Line-Filtern wird behandelt. Der Zusammenhang zwischen optischen Filtern und digitalen FIR-Filtern mit komplexen Koeffizienten im Zusammenhang mit kohärenter Detektion wird aufgezeigt. Iterative und analytische Methoden, die die Koeffizienten für dispersions- und dispersions-slope-kompensierende Filter produzieren, werden untersucht. Genauso wichtig wie die Kompensation von Dispersion ist die Schätzung der Dispersion eines Signals. Mit Delay-Line-Filtern können die Restseitenbänder eines Signals genutzt werden, um die Dispersion zu messen. Alternativ kann nichtlineare Detektion angewandt werden, um die Pulsverbreiterung, die hauptsächlich von der Dispersion herrührt, zu schätzen. Mit gemeinsamer Dispersionskompensation und Dispersionsmonitoring können Dispersionskompensatoren auf die Signalverzerrungen eingestellt werden. Spezielle Eigenschaften der Filter zusammen mit der analytischen Beschreibung können genutzt werden, um schnelle und zuverlässige Steueralgorithmen zur Filtereinstellung bereitzustellen. Schließlich wurden Prototypen derartiger faseroptischen Kompensatoren von chromatischer Dispersion und Dispersions-Slope hergestellt und charakterisiert. Die Einheiten und ihr Systemverhalten wird gezeigt und diskutiert. / Over the course of the past decades, the global communication system has become a central part of people's everyday lives. Optical communication systems are the technological basis for this development. Only fibers can provide the huge bandwidth that is required. Where the fiber could be regarded as a flat channel for the first optical transmission systems wavelength multiplexing and increasing line rates made it necessary to take more and more physical effects into account. When the line rates are increased to 40 Gbit/s and higher static chromatic dispersion compensation is not enough. The modulation format's intrinsic tolerance for dispersion decreases quadratically with the symbol rate. Thus, environmentally induced chromatic dispersion fluctuations may exceed the dispersion tolerance of the modulation formats. This makes an adaptive dispersion compensation necessary implying also the need for a monitoring scheme to steer the adaptive compensator. Legacy links that are CD-compensated by DCFs can be upgraded with residual dispersion compensators to make them ready for high speed transmission. Optical compensation is independent from the line rate. Hence, increasing the data rates is inherently supported. Optical compensators can be built WDM ready compensating multiple channels at once. The book deals with optical delay line filters as one class of optical compensators. The filter synthesis of such delay line filters is addressed. The connection between optical filters and digital FIR filters with complex coefficients that are used in conjunction with coherent detection could be shown. Iterative and analytical methods that produce the coefficients for dispersion (and also dispersion slope) compensating filters are researched. As important as the compensation of dispersion is the estimation of the dispersion of a signal. Using delay line filters, the vestigial sidebands of a signal can be used to measure the dispersion. Alternatively, nonlinear detection can be used to estimate the pulse broadening which is caused mainly by dispersion. With dispersion compensation and dispersion monitoring, dispersion compensators can be adapted to the signal's impairment. Special properties of the filter in conjunction with an analytical description can be used to provide a fast and reliable control algorithm for setting the filter to a given dispersion and centering it on a signal. Finally, prototypes of such fiber optic chromatic dispersion and dispersion slope compensation filters were manufactured and characterized. The device and system characterization of the prototypes is presented and discussed.

Für ereignisgesteuerte Systeme mit mehrdimensionalen Bewegungsabläufen wurde im Fachausschuss 4.12 "Bewegungssteuerungen für Be- und Verarbeitungsmaschinen" der VDI/VDE-Gesellschaft Mess- und Automatisierungstechnik (GMA) die VDI/VDE-Richtlinie 3684 "Beschreibung ereignisgesteuerter Bewegungsabläufe mit Funktionsplänen" als interdisziplinär verständliches und anschauliches Dokumentationsmittel und Entwurfswerkzeug erarbeitet. Mit der Blockbibliothek Funktionsplan auf Grundlage der in der Richtlinie 3684 vorgeschlagenen Systembeschreibung ist ein durchgängiger Entwurfsweg bis zur Überprüfung des Systemverhaltens ereignisgesteuerter Systeme mittels Simulation einschließlich frühzeitiger Erkennung von Fehlern im Entwurfsprozess und Kodegenerierung möglich. Die FUP Blockbibliothek liegt als Erweiterungs-Blockbibliothek für SIMULINK vor und wurde hinsichtlich ihrer wesentlichen Eigenschaften zur Simulation von ereignisgesteuerten Prozessen speziell in mechatronischen Systemen entwickelt. Die Blockikonen gewährleisten schon nach kurzer Einarbeitungszeit einen sicheren Einsatz der Blöcke, damit kann auf Blockkürzel im Sinne der Richtlinie zwecks besserer Übersichtlichkeit verzichtet werden. Zweisprachige Blockhilfen sind in Version 3.1 für alle Blöcke on-line verfügbar. Graphisch programmierte Funktionspläne können mittels Toolbox Funktionsplanprüfung vorzugsweise über GUI, bei Bedarf auch durch MATLAB Skripte, auf Eingabe- und Programmierfehler geprüft werden. Die Prüfung kann wahlweise vollständig oder auf ausgewählte Fehler erfolgen. Ergebnisausgaben sind entweder in gestraffter Form oder ausführlich einschließlich von Hinweisen möglich. Überprüft werden können Parameter (z.B. Zustands- u. FUP-Nummern, Variablen, Fehlerbehandlung), Syntax (vgl. Richtlinie), Sackgassen (erste/alle) und Rückführschleifen (Entkopplung). Hybride Funktionspläne sind in Echtzeitkode für eine Zielhardware übersetzbar. Voraussetzung ist ein Standard ANSI C Compiler. Die Blockbibliothek Funktionsplan ist eine kostengünstige, richtliniennahe Alternative und ermöglicht eine vom Normalablauf separate, graphisch programmierte Fehlerbehandlung ohne Verlust an Übersichtlichkeit. Die Anwendung der Blöcke wird durch 11 Beispiele veranschaulicht.:1. Einleitung 2. Ausgangspunkt Arbeitsdiagramm 3. Hybrider Funktionsplan 3.1 Begriffsbestimmung 3.2 Anwendungsbeispiel 3.3 Vom Arbeitsdiagramm zum Hybriden Funktionsplan 4. Steuerungstechnische Umsetzung 4.1 Auswahl einer Basissoftware 4.2 Maschinenkodeerzeugung mit der Basissoftware 5. Projektierung mit FUP 5.1 Eigenschaften der SIMULINK Blockbibliothek FUP 5.2 Projektierungsschritte 6. Ausblick / The department committee 4.12 "Motion control of machine tools and processing machines" of the VDI/VDE Society for Measurement and Automatic Control (GMA) has established a manufacturer-neutral guideline No. 3684 for event-driven systems with multi-dimensional motion sequences. This guide-line is entitled "Description of event-driven motion processes by function charts" and constitutes a graphically clear design and documentation tool that is well-suited for interdisciplinary application. The block library Function Chart has been defined based on system descriptions suggested in guideline 3684. This library makes available a uniform design procedure. It covers the documentation, the behaviour test of event-driven systems by means of simulation including the early detection of design process faults, the test of realization variants as well as the code generation. Block library Function Chart is an add-on library for SIMULINK. With regard to its essential features it has been developed for the design, simulation, code generation and the description of event-driven systems especially for mechatronics, mechanical and electrical engineering. The created block icons make it possible to get familiar with add-on library Function Chart within a short period of time whereupon block mnemonics may be hidden in order to get a high graphical clearness and to fulfil the requirements of the guideline. Versions 3.1 bilingual on-line block help is available for all blocks. Graphically programmed function charts may be checked for input and programming errors preferably with help of Toolbox "Function Chart Check" by means of GUI's and if necessary also by MATLAB scripts. The check may be done completely or alternatively for selected errors. Output of result is possible either in detail inclusively eventual hints or in shortened form. A function chart may be checked for parameter errors (e.g. state and FUP numbers, variables, error handling), syntax errors (see guideline), dead ends (first or all) and uncoupled loops (arithmetic loops). Standard ANSI C compiler availability stands for a precondition for real time code generation. The block library Function Chart offers a reasonable alternative and allows separate motion error handling sequences which are separated from normal motion sequences without any loss of a well-ordered graphical arrangement. Currently 11 examples demonstrate the application of the blocks.:1. Einleitung 2. Ausgangspunkt Arbeitsdiagramm 3. Hybrider Funktionsplan 3.1 Begriffsbestimmung 3.2 Anwendungsbeispiel 3.3 Vom Arbeitsdiagramm zum Hybriden Funktionsplan 4. Steuerungstechnische Umsetzung 4.1 Auswahl einer Basissoftware 4.2 Maschinenkodeerzeugung mit der Basissoftware 5. Projektierung mit FUP 5.1 Eigenschaften der SIMULINK Blockbibliothek FUP 5.2 Projektierungsschritte 6. Ausblick

Die enorme Steigerung der Leistungsfähigkeit integrierter Schaltkreise wird seit über 50 Jahren im Wesentlichen durch eine Verkleinerung der Bauelementdimensionen erzielt. Aufgrund des Erreichens physikalischer Grenzen kann dieser Trend, unabhängig von der Lösung technologischer Probleme, langfristig nicht fortgesetzt werden. Diese Arbeit beschäftigt sich mit der Entwicklung und Herstellung neuartiger Transistoren und Schaltungen, welche im Vergleich zu konventionellen Bauelementen funktionserweitert sind, wodurch ein zur Skalierung alternativer Ansatz vorgestellt wird. Ausgehend von gewachsenen und nominell undotierten Silizium-Nanodrähten wird die Herstellung von Schottky-Barrieren-Feldeffekttransistoren (SBFETs) mit Hilfe etablierter und selbst entwickelter Methoden beschrieben und die Ladungsträgerinjektion unter dem Einfluss elektrischer Felder an den dabei erzeugten abrupten Metall–Halbleiter-Grenzflächen analysiert. Zur Optimierung der Injektionsvorgänge dienen strukturelle Modifikationen, welche zu erhöhten ambipolaren Strömen und einer vernachlässigbaren Hysterese der SBFETs führen. Mit dem rekonfigurierbaren Feldeffekttransistor (RFET) konnte ein Bauelement erzeugt werden, bei dem sich Elektronen- und Löcherinjektion unabhängig und bis zu neun Größenordnungen modulieren lassen. Getrennte Topgate-Elektroden über den Schottkybarrieren ermöglichen dabei die reversible Konfiguration von unipolarer Elektronenleitung (n-Typ) zu Löcherleitung (p-Typ) durch eine Programmierspannung, wodurch die Funktionen konventioneller FETs in einem universellen Bauelement vereint werden. Messungen und 3D-FEM-Simulationen geben einen detaillierten Einblick in den elektrischen Transport und dienen der anschaulichen Beschreibung der Funktionsweise. Systematische Untersuchungen zu Änderungen im Transistoraufbau, den Abmessungen und der Materialzusammensetzung verdeutlichen, dass zusätzliche Strukturverkleinerungen sowie die Verwendung von Halbleitern mit niedrigem Bandabstand die elektrische Charakteristik dieser Transistoren weiter verbessern. Im Hinblick auf die Realisierung neuartiger Schaltungen wird ein Konzept beschrieben, die funktionserweiterten Transistoren in einer energieeffizienten Komplementärtechnologie (CMOS) nutzbar zu machen. Die dafür notwendigen gleichen Elektronen- und Löcherstromdichten konnten durch einen modifizierten Ladungsträgertunnelprozess infolge mechanischer Verspannungen an den Schottkyübergängen erzielt und weltweit erstmalig an einem Transistor gezeigt werden. Der aus einem <110>-Nanodraht mit 12 nm Si-Kerndurchmesser erzeugte elektrisch symmetrische RFET weist dabei eine bisher einzigartige Kennliniensymmetrie auf.Die technische Umsetzung des Schaltungskonzepts erfolgt durch die Integration zweier RFETs innerhalb eines Nanodrahts zum dotierstofffreien CMOS-Inverter, der flexibel programmiert werden kann. Die rekonfigurierbare NAND/NOR- Schaltung verdeutlicht, dass durch die RFET-Technologie die Bauelementanzahl reduziert und die Funktionalität des Systems im Vergleich zu herkömmlichen Schaltungen erhöht werden kann. Ferner werden weitere Schaltungsbeispiele sowie die technologischen Herausforderungen einer industriellen Umsetzung des Konzeptes diskutiert. Mit der funktionserweiterten, dotierstofffreien RFET-Technologie wird ein neuartiger Ansatz beschrieben, den technischen Fortschritt der Elektronik nach dem erwarteten Ende der klassischen Skalierung zu ermöglichen.:Kurzzusammenfassung Abstract 1 Einleitung 2 Nanodrähte als aktivesGebiet fürFeldeffekttransistoren 2.1 Elektrisches Potential und Ladungsträgertransport in Transistoren 2.1.1 Potentialverlauf 2.1.2 Ladungsträgerfluss und Steuerung 2.2 Der Metall-Halbleiter-Kontakt 2.2.1 Ladungsträgertransport über den Schottky-Kontakt 2.2.2 Thermionische Emission 2.2.3 Ladungsträgertunneln 2.2.4 Methoden zur Beschreibung der Gesamtinjektion 2.3 Der Schottkybarrieren-Feldeffekttransistor 2.4 Stand der Technik 2.4.1 Elektronische Bauelemente auf Basis von Nanoröhren und Nanodrähten 2.4.2 Rekonfigurierbare Transistoren und Schaltungen 2.5 Zusammenfassung 3 TechnologienzurHerstellung vonNanodraht-Transistoren 3.1 Herstellung von SB-Nanodraht-Transistoren mit Rückseitengatelektrode 3.1.1 Nanodraht-Strukturbildung durch VLS-Wachstum 3.1.2 Drahttransfer 3.1.3 Herstellung von Kontaktelektroden 3.1.4 Herstellung von Schottky-Kontakten innerhalb eines Nanodrahtes 3.2 Strukturerzeugung mittels Elektronenstrahllithographie 3.2.1 Schichtstrukturierung mittels Elektronenstrahllithographie 3.2.2 Strukturierung mittels ungerichteter Elektronenstrahllithographie 3.2.3 Justierte Strukturierung mittels Elektronenstrahllithographie 3.2.4 Justierte Strukturierung mittels feinangepasster Elektronenstrahllithographie 3.2.5 Justierte Strukturierung mittels kombinierter optischer und Elektronenstrahllithographie 3.3 Zusammenfassung 4 Realisierung und Optimierung siliziumbasierter Schottkybarrieren- Nanodraht-Transistoren 4.1 Nanodraht-Transistor mit einlegierten Silizidkontakten 4.1.1 Transistoren auf Basis von Nanodrähten in <112>-Richtung 4.1.2 Transistoren mit veränderten Abmessungen 4.2 Analyse und Optimierung der Gatepotentialverteilung im Drahtquerschnitt in Kontaktnähe 4.3 Si/SiO2 - Core/Shell Nanodrähte als Basis für elektrisch optimierte Transistoren 4.3.1 Si-Oxidation im Volumenmaterial 4.3.2 Si-Oxidation am Draht 4.3.3 Silizidierung innerhalb der Oxidhülle 4.3.4 Core/Shell-Nanodraht-Transistoren mit Rückseitengate 4.4 Analyse der Gatepotentialwirkung in Abhängigkeit des Abstands zur Barriere 4.5 Zusammenfassung 5 RFET - Der Rekonfigurierbare Feldeffekttransistor 5.1 Realisierung des RFET 5.2 Elektrische Charakteristik 5.2.1 Elektrische Beschaltung und Funktionsprinzip 5.2.2 Elektrische Messungen 5.2.3 Auswertung 5.3 Transporteigenschaften des rekonfigurierbaren Transistors 5.3.1 Tunnel- und thermionische Ströme im RFET 5.3.2 Analyse der Transportvorgänge mit Hilfe der numerischen Simulation 5.3.3 Schaltzustände des RFET 5.3.4 On-zu-Off Verhältnisse des RFET 5.3.5 Einfluss der Bandlücke auf das On- zu Off-Verhältnis 5.3.6 Abhängigkeiten von geometrischen, materialspezifischen und physikalischen Parametern 5.3.7 Skalierung des RFET 5.3.8 Längenskalierung des aktiven Gebietes 5.4 Vergleich verschiedener Konzepte zur Rekonfigurierbarkeit 5.5 Zusammenfassung 6 Schaltungen aus rekonfigurierbaren Bauelementen 6.1 Komplementäre Schaltkreise 6.1.1 Inverter 6.1.2 Universelle Gatter 6.1.3 Anforderungen an komplementäre Bauelemente 6.1.4 Individuelle Symmetrieanpassung statischer Transistoren 6.2 Rekonfigurierbare Transistoren als Bauelemente für komplementäre Elektronik 6.2.1 Analyse des RFET als komplementäres Bauelement 6.2.2 Bauelementbedingungen für eine rekonfigurierbare komplementäre Elektronik 6.3 Erzeugung eines RFETs für rekonfigurierbare komplementäre Schaltkreise 6.3.1 Möglichkeiten der Symmetrieanpassung 6.3.2 Erzeugung eines RFET mit elektrischer Symmetrie 6.3.3 Erzeugung und Aufbau des symmetrischen RFET 6.3.4 Elektrische Eigenschaften des symmetrischen RFET 6.4 Realisierung von komplementären rekonfigurierbaren Schaltungen 6.4.1 Integration identischer RFETs 6.4.2 RFET-basierter komplementärer Inverter 6.4.3 Rekonfigurierbarer CMOS-Inverter 6.4.4 PMOS/NMOS-Inverter 6.4.5 Zusammenfassung zur RFET-Inverterschaltung 6.4.6 Rekonfigurierbarer NAND/NOR-Schaltkreis 6.5 Zusammenfassung und Diskussion 7 Zusammenfassung und Ausblick 7.1 Zusammenfassung 7.2 Ausblick Anhang Symbol- und Abkürzungsverzeichnis Literaturverzeichnis Publikations- und Vortragsliste Danksagung Eidesstattliche Erklärung / The enormous increase in performance of integrated circuits has been driven for more than 50 years, mainly by reducing the device dimensions. This trend cannot continue in the long term due to physical limits being reached. The scope of this thesis is the development and fabrication of novel kinds of transistors and circuits that provide higher functionality compared to the classical devices, thus introducing an alternative approach to scaling. The fabrication of Schottky barrier field effect transistors (SBFETs) based on nominally undoped grown silicon nanowires using established and developed techniques is described. Further the charge carrier injection in the fabricated metal to semiconductor interfaces is analyzed under the influence of electrical fields. Structural modifications are used to optimize the charge injection resulting in increased ambipolar currents and negligible hysteresis of the SBFETs. Moreover, a device has been developed called the reconfigurable field-effect transistor (RFET), in which the electron and hole injection can be independently controlled by up to nine orders of magnitude. This device can be reversibly configured from unipolar electron conducting (ntype) to hole conducting (p-type) by the application of a program voltage to the two individual top gate electrodes at the Schottky junctions. So the RFET merges the functionality of classical FETs into one universal device. Measurements and 3D finite element method simulations are used to analyze the electrical transport and to describe the operation principle. Systematic investigations of changes in the device structure, dimensions and material composition show enhanced characteristics in scaled and low bandgap semiconductor RFET devices. For the realization of novel circuits, a concept is described to use the enhanced functionality of the transistors in order to realize energy efficient complementary circuits (CMOS). The required equal electron and hole current densities are achieved by the modification of charge carrier tunneling due to mechanical stress and are shown for the first time ever on a transistor. An electrically symmetric RFET based on a compressive strained nanowire in <110> crystal direction and 12 nm silicon core diameter exhibits unique electrical symmetry. The circuit concept is demonstrated by the integration of two RFETs on a single nanowire, thus realizing a dopant free CMOS inverter which can be programmed flexibly. The reconfigurable NAND/NOR shows that the RFET technology can lead to a reduction of the transistor count and can increase the system functionality. Additionally, further circuit examples and the challenges of an industrial implementation of the concept are discussed.The enhanced functionality and dopant free RFET technology describes a novel approach to maintain the technological progress in electronics after the expected end of classical device scaling.:Kurzzusammenfassung Abstract 1 Einleitung 2 Nanodrähte als aktivesGebiet fürFeldeffekttransistoren 2.1 Elektrisches Potential und Ladungsträgertransport in Transistoren 2.1.1 Potentialverlauf 2.1.2 Ladungsträgerfluss und Steuerung 2.2 Der Metall-Halbleiter-Kontakt 2.2.1 Ladungsträgertransport über den Schottky-Kontakt 2.2.2 Thermionische Emission 2.2.3 Ladungsträgertunneln 2.2.4 Methoden zur Beschreibung der Gesamtinjektion 2.3 Der Schottkybarrieren-Feldeffekttransistor 2.4 Stand der Technik 2.4.1 Elektronische Bauelemente auf Basis von Nanoröhren und Nanodrähten 2.4.2 Rekonfigurierbare Transistoren und Schaltungen 2.5 Zusammenfassung 3 TechnologienzurHerstellung vonNanodraht-Transistoren 3.1 Herstellung von SB-Nanodraht-Transistoren mit Rückseitengatelektrode 3.1.1 Nanodraht-Strukturbildung durch VLS-Wachstum 3.1.2 Drahttransfer 3.1.3 Herstellung von Kontaktelektroden 3.1.4 Herstellung von Schottky-Kontakten innerhalb eines Nanodrahtes 3.2 Strukturerzeugung mittels Elektronenstrahllithographie 3.2.1 Schichtstrukturierung mittels Elektronenstrahllithographie 3.2.2 Strukturierung mittels ungerichteter Elektronenstrahllithographie 3.2.3 Justierte Strukturierung mittels Elektronenstrahllithographie 3.2.4 Justierte Strukturierung mittels feinangepasster Elektronenstrahllithographie 3.2.5 Justierte Strukturierung mittels kombinierter optischer und Elektronenstrahllithographie 3.3 Zusammenfassung 4 Realisierung und Optimierung siliziumbasierter Schottkybarrieren- Nanodraht-Transistoren 4.1 Nanodraht-Transistor mit einlegierten Silizidkontakten 4.1.1 Transistoren auf Basis von Nanodrähten in <112>-Richtung 4.1.2 Transistoren mit veränderten Abmessungen 4.2 Analyse und Optimierung der Gatepotentialverteilung im Drahtquerschnitt in Kontaktnähe 4.3 Si/SiO2 - Core/Shell Nanodrähte als Basis für elektrisch optimierte Transistoren 4.3.1 Si-Oxidation im Volumenmaterial 4.3.2 Si-Oxidation am Draht 4.3.3 Silizidierung innerhalb der Oxidhülle 4.3.4 Core/Shell-Nanodraht-Transistoren mit Rückseitengate 4.4 Analyse der Gatepotentialwirkung in Abhängigkeit des Abstands zur Barriere 4.5 Zusammenfassung 5 RFET - Der Rekonfigurierbare Feldeffekttransistor 5.1 Realisierung des RFET 5.2 Elektrische Charakteristik 5.2.1 Elektrische Beschaltung und Funktionsprinzip 5.2.2 Elektrische Messungen 5.2.3 Auswertung 5.3 Transporteigenschaften des rekonfigurierbaren Transistors 5.3.1 Tunnel- und thermionische Ströme im RFET 5.3.2 Analyse der Transportvorgänge mit Hilfe der numerischen Simulation 5.3.3 Schaltzustände des RFET 5.3.4 On-zu-Off Verhältnisse des RFET 5.3.5 Einfluss der Bandlücke auf das On- zu Off-Verhältnis 5.3.6 Abhängigkeiten von geometrischen, materialspezifischen und physikalischen Parametern 5.3.7 Skalierung des RFET 5.3.8 Längenskalierung des aktiven Gebietes 5.4 Vergleich verschiedener Konzepte zur Rekonfigurierbarkeit 5.5 Zusammenfassung 6 Schaltungen aus rekonfigurierbaren Bauelementen 6.1 Komplementäre Schaltkreise 6.1.1 Inverter 6.1.2 Universelle Gatter 6.1.3 Anforderungen an komplementäre Bauelemente 6.1.4 Individuelle Symmetrieanpassung statischer Transistoren 6.2 Rekonfigurierbare Transistoren als Bauelemente für komplementäre Elektronik 6.2.1 Analyse des RFET als komplementäres Bauelement 6.2.2 Bauelementbedingungen für eine rekonfigurierbare komplementäre Elektronik 6.3 Erzeugung eines RFETs für rekonfigurierbare komplementäre Schaltkreise 6.3.1 Möglichkeiten der Symmetrieanpassung 6.3.2 Erzeugung eines RFET mit elektrischer Symmetrie 6.3.3 Erzeugung und Aufbau des symmetrischen RFET 6.3.4 Elektrische Eigenschaften des symmetrischen RFET 6.4 Realisierung von komplementären rekonfigurierbaren Schaltungen 6.4.1 Integration identischer RFETs 6.4.2 RFET-basierter komplementärer Inverter 6.4.3 Rekonfigurierbarer CMOS-Inverter 6.4.4 PMOS/NMOS-Inverter 6.4.5 Zusammenfassung zur RFET-Inverterschaltung 6.4.6 Rekonfigurierbarer NAND/NOR-Schaltkreis 6.5 Zusammenfassung und Diskussion 7 Zusammenfassung und Ausblick 7.1 Zusammenfassung 7.2 Ausblick Anhang Symbol- und Abkürzungsverzeichnis Literaturverzeichnis Publikations- und Vortragsliste Danksagung Eidesstattliche Erklärung