This thesis is composed of three parts. In the first part, analysis and discussion of phase noise in phase-locked loop is made. Because OFDM upconverter requires high phase noise performance, we therefore study the mechanism of noise suppression in a proposed dual phase-locked loop, and then derive the formula to predict the circuit characteristics. In the second part, experiment and simulation of a dual phase-locked loop is performed for comparison. The experiment uses hybrid circuit combined with related equipment and components to measure the noise suppression characteristics in a dual phase-locked loop. The simulation relies on the component behavioral model in ADS. Comparison between simulation and measurement shows good agreement. In the third part, this thesis carries out a 1.55¡V2.3 GHz frequency synthesizer RFIC design for DVB up-down architecture using TSMC 0.18£gm CMOS process. The test results validate the chip design.

Cooling fans, widely used in desktop and laptop computers, have been designed toward the tendency of low noise and low consumption power. This thesis purposes a efficient low-noise double-loop control method to regulate the fan speed according to environmental temperature. The proposed controller consists of three parts. The first part is a command generator which generates a train of pulses with its frequency varying proportionally with temperature. The second part is a phase locked loop which intends to synchronize the command pulses with the pulses fed back from the Hall IC of the motor. The third part is an inner loop quantized control that switches the fan according to the error signal sent by the phase locked loop. This double-loop design of feedback achieves accurate fan speed regulation with the nice properties of low noise and high efficiency. The experimental results show an average regulation error of 0.4188% in the fan speed range of 306.6~1953 R.P.M which corresponds to the temperature range 10~70 Celsius.

Thesis (Ph.D.)--University of Texas at Arlington, 2009.

Thesis (Ph. D.)--University of Washington, 2001. / Vita. Includes bibliographical references (leaves 68-72).

Thesis (doctoral)--Universität, Paderborn, 2000.

Thesis (M.Phil.)--Hong Kong University of Science and Technology, 2003. / Includes bibliographical references. Also available in electronic version. Access restricted to campus users.

Not available / text

Not available / text

published_or_final_version / Electrical and Electronic Engineering / Master / Master of Philosophy

Στη διατριβή αυτή προτείνονται, αναλύονται και υλοποιούνται εναλλακτικές τοπολογίες για δυο από τα κύρια υποσυστήματα ενός πομποδέκτη, τον τοπικό ταλαντωτή και τον ενισχυτή χαμηλού θορύβου. Το κύριο σύστημα που εξετάζεται είναι αυτό του τοπικού ταλαντωτή, όπου μελετούνται και υλοποιούνται τοπολογίες ταλαντωτών και βρόχων που λειτουργούν υπό εμβολή, με κύριο προσανατολισμό την ελαχιστοποίηση του θορύβου φάσης. Ο προτεινόμενος βρόχος εμβολής προσφέρει την δυνατότητα χρησιμοποίησής του σε multiband συστήματα με ταυτόχρονη μάλιστα λειτουργία στις ζώνες των 2.4 GHz και 5.2 GHz για την περίπτωση των ασύρματων τοπικών δικτύων. Ένας τέτοιος βρόχος μπορεί να συμβάλει καθοριστικά στην ελαχιστοποίηση του μεγέθους και της κατανάλωσης του συνολικού multiband συστήματος. Προτείνεται και υλοποιείται ένας ταλαντωτής εμβολής (injection-locked oscillator) και διερευνάται η δυνατότητά του να λειτουργεί παράλληλα και ως μίκτης δίνοντας ένα κύκλωμα πολλαπλών λειτουργιών και εφαρμογών. Το κύκλωμα αυτό ανάλογα με τα σήματα που εμφανίζονται στην είσοδό του λειτουργεί ως απλός ταλαντωτής, ως ταλαντωτής εμβολής, ή ως ίδιο-ταλαντούμενος μίκτης. Προτείνεται και υλοποιείται βρόχος εμβολής (injection-locked phase-locked loop, ILPLL) και μελετάται η βελτίωση στον θόρυβο φάσης και την περιοχή κλειδώματος. Στα πλαίσια των ILPLL μελετώνται και υλοποιούνται βρόχοι εμβολής στην θεμελιώδη συχνότητα και βρόχοι υπό-αρμονικής (sub-harmonic) εμβολής (s-ILPLL). Ο βρόχος υπό-αρμονικής εμβολής χρησιμοποιεί σήμα εμβολής στα 2.5 GHz και παράγει συχνότητα εξόδου 5 GHz. Στα πλαίσια της διερεύνησης του θορύβου φάσης σε συστήματα τοπικών ταλαντωτών μελετάται η διάταξη του συνθέτη διπλού βρόχου και αναπτύσσεται μία πρωτότυπη τοπολογία με καλύτερα χαρακτηριστικά στον θόρυβο φάσης σε σύγκριση με τις κλασικές αρχιτεκτονικές διπλού βρόχου. Σε όλες τις παραπάνω διατάξεις, παρουσιάζονται, η μαθηματική ανάλυση για τον θόρυβο φάσης και τα αποτελέσματα των θεωρητικών υπολογισμών. Η ορθότητα των προτάσεων και η λειτουργία των προτεινόμενων διατάξεων επαληθεύεται με μετρήσεις των πειραματικών πρωτοτύπων. Τέλος, στα πλαίσια της διατριβής προτείνεται ένας ενισχυτής χαμηλού θορύβου που περιλαμβάνει κύκλωμα ελέγχου του κέρδους, το οποίο δίνει την δυνατότητα στο σύστημα να «επιλέξει» την επιθυμητή ενίσχυση ανάλογα με τις συνθήκες, μειώνοντας έτσι σημαντικά την κατανάλωση σε περιπτώσεις όπου αυτό είναι δυνατό. Περιλαμβάνει επίσης και φίλτρο απόρριψης ειδώλου που ελέγχεται από εξωτερική τάση συντονισμού. / In this dissertation we propose, study and develop alternative topologies for two of the most important blocks of a Front-End, the Local Oscillator and the Low Noise Amplifier. We are mainly concerned with the analysis of various local oscillator topologies, studying the phase noise and the injection-locking performance of oscillators and phase-locked loops. The overall performance of the experimental design demonstrates the applicability of the proposed approach to the development of dual-band synthesizers (2.4 GHz and 5.2 GHz), which constitute very important subsystems for modern multiband/multistandard transceivers in WLAN applications. We propose and develop an injection locked oscillator (ILO) and investigate the ability to operate simultaneously as a mixer resulting in a multifunctional circuit. The proposed circuit topology operates as: a) a free-running oscillator, b) both an injection-locked oscillator and a subharmonic injection-locked oscillator (s-ILO), c) both a self-oscillating mixer and a harmonic self-oscillating mixer (h-SOM), and d) a subharmonic injection-locked self-oscillating mixer (s-ILSOM). We propose and develop a different approach for ILPLL design at 5 GHz by applying a technique used in optical communications. We newly address the phase-noise analysis using the loop linear model and compare the results with previously reported work. Furthermore, we address the phase noise improvement of subharmonic ILPLLs, especially for the 5-GHz band. Theoretical analysis and computer calculations demonstrate an improved performance for phase noise and power consumption. We present the analysis and experimental evaluation of a modified dual-loop phase locked loop synthesizer, using the phase noise transfer functions resulting from the linear model of the synthesizer. The different arrangement in the high frequency loop, in contrast to previous reported series-connected dual-loop topologies, offers various advantages, such as improved phase noise, finer resolution and lower spurious levels. Discrete elements are used to implement a prototype system for testing. This adds to the flexibility of the design and allows for experimental optimisation of the loop trade-offs. The synthesizer generates signals in the 4850 MHz to 5050 MHz range with a 10 MHz resolution and can match the specifications for wireless LANs operating at 5 GHz. The design resulted in a prototype with very good characteristics suitable for future integration. For all the proposed topologies we present the mathematical analysis and calculated results for the phase noise. Measurement results illustrate the validity of the proposed analyses, demonstrate the main characteristics, and confirm the feasibility of the proposed systems. Finally, a bipolar Low Noise Amplifier (LNA) is designed in this thesis. The IC contains the LNA core, an externally programmed bias network and an image rejection filter. The externally programmed bias network allows the user to select the bias current in an adaptive manner, depending upon the requirements of the individual system. (Low NF, high gain, low consumption etc). Furthermore, the chip can be powered down by sending an appropriate bit stream to the bias network.