1 |
Design, Implementation, and Verification of a Programmable Low-Cost Vertex Shader Based on Logarithmic Number SystemChiu, Chan-Feng 30 August 2010 (has links)
This thesis focuses on efficient design of a vertex shader for per-vertex operations such as Transformation and Lighting in the OpenGL ES 2.0 graphics pipeline. The vertex shader performs these complex operations using logarithmic number system, and makes partial optimization for the hardware area based on the accuracy requirement of half-precision floating-point. The vertex shader design emphasizes low cost, and is well suited to low-accuracy embedded applications. The vertex shader is an SIMD (Single-Instruction-Multiple-Data) design with customized instruction set that allows users to write efficient vertex shader programs.
|
2 |
Αρχιτεκτονικές υλικού για εξισωτές με βελτιστοποίηση της αναπαράστασης δεδομένων και εφαρμογή σε ασύρματα τοπικά δίκτυαΓεωργίου, Παναγιώτης 10 June 2014 (has links)
Στα ασύρµατα δίκτυα η τεχνολογία MIMO-OFDM έχει ευρέως υιοθετηθεί µε στόχο την αύξηση του ρυθµού δεδοµένων σε υπηρεσίες υψηλής ποιότητας. Στο δέκτη ενός συστήµατος MIMO-OFDM ο υπολογισµός του µητρώου συντελεστών που χρειάζεται ο εξισωτής (equalizer) είναι ένα κρίσιµο σηµείο µε υψηλή υπολογιστική πολυπλοκότητα. Η καθυστέρηση που απαιτείται για την εκτέλεση του συγκεκριµένου υπολογισµού επηρεάζει άµεσα το ρυθµό περάτωσης (throughput) και την ποιότητα υπηρεσίας (QoS).
Σε συστήµατα wi-fi (για παράδειγµα στο IEEE 802.11ac) στην αρχή κάθε πακέτου µεταδίδονται προσυµφωνηµένα σύµβολα, ώστε να εκπαιδεύσουν τον εξισωτή. Η συµβατική µέθοδος περιµένει να έρθουν όλα τα σύµβολα και στη συνέχεια υπολογίζει τοµητρώο του εξισωτή. Μια πιο πρόσφατη µέθοδος που αποσκοπεί στη µείωση της παραπάνω καθυστέρησης είναι ο προοδευτικός υπολογισµός του µητρώου του εξισωτή. Στη µέθοδο αυτή, γίνονται υπολογισµοί ανά σύµβολο εκπαίδευσης χωρίς να επηρεάζεται το τελικό αποτέλεσµα.
Στα πλαίσια της διπλωµατικής υλοποιήθηκαν αρχιτεκτονικές υλικού για εξισωτές που αξιοποιούν την ανωτέρω µέθοδο και απεικονίστηκαν σε αναπτυξιακό σύστηµα µε FPGA. Επίσης, διερευνήθηκε ο ρόλος της αναπαράστασης των δεδοµένων στην πολυπλοκότητα του συστήµατος και βελτιστοποιήθηκαν οι σχετικές σχεδιαστικές παράµετροι, µε έµφαση στη χρήση της λογαριθµικής αριθµητικής. / In wireless networks, the MIMO-OFDM technology has been widely adopted in order to increase the data rate at high quality of service (QoS). In the receiver, the MIMO equalizer matrix calculation is an important part with high computational complexity. The delay of the matrix calculation affects directly the system throughput and QoS. In wi-fi systems (e.g. IEEE 802.11ac), training symbols are transmitted at the beginning of every frame, in order to train the equalizer. The conventional method waits all the training symbols to arrive before starting the calculations. A recent method proposes the progressive calculation of the equalizer matrix in order to decrease the processing delay. In this method, the equalizer matrix calculation starts upon receiving the first training symbol. The object of this thesis is the development of hardware architectures for equalizers that follow the progressive method and their implementation on FPGA. Furthermore, we analyzed the impact of the data representation on the system complexity and optimized the respective design parameters, using logarithmic number system.
|
3 |
Logarithmic Discrete Wavelet Transform For High Quality Medical Image Compression / Ondelette discrète logarithmique transformée pour une compression d'image médicale de grande qualitéIbraheem, Mohammed Shaaban 29 March 2017 (has links)
De nos jours, la compression de l'image médicale est un processus essentiel dans les systèmes de cybersanté. Compresser des images médicales de haute qualité est une exigence vitale pour éviter de mal diagnostiquer les examens médicaux par les radiologues. WAAVES est un algorithme de compression d'images médicales prometteur basé sur la transformée en ondelettes discrètes (DWT) qui permet d'obtenir une performance de compression élevée par rapport à l'état de la technique. Les principaux objectifs de ce travail sont d'améliorer la qualité d'image lors de la compression à l'aide de WAAVES et de fournir une architecture DWT haute vitesse pour la compression d'image sur des systèmes embarqués. En ce qui concerne l'amélioration de la qualité, les systèmes de nombres logarithmiques (LNS) ont été explorés pour être utilisés comme une alternative à l'arithmétique linéaire dans les calculs de DWT. Une nouvelle bibliothèque LNS a été développée et validée pour réaliser le DWT logarithmique. En outre, une nouvelle méthode de quantification appelée (LNS-Q) basée sur l'arithmétique logarithmique a été proposée. Un nouveau schéma de compression (LNS-WAAVES) basé sur l'intégration de la méthode Hybrid-DWT et de la méthode LNS-Q avec WAAVES a été développé. Hybrid-DWT combine les avantages des domaines logarithmique et linéaire conduisant à l'amélioration de la qualité d'image et du taux de compression. Les résultats montrent que LNS-WAAVES est capable d'obtenir une amélioration de la qualité d'un pourcentage de 8% et de 34% par rapport aux WAAVES en fonction des paramètres de configuration de compression et des modalités d'image. Pour la compression sur les systèmes embarqués, le défi majeur consistait à concevoir une architecture 2D DWT qui permet d'obtenir un débit de 100 trames full HD. Une nouvelle architecture unifiée de calcul 2D DWT a été proposée. Cette nouvelle architecture effectue à la fois des transformations horizontale et verticale simultanément et élimine le problème des accès de pixel d'image en colonne à partir de la RAM DDR hors-puce. Tous ces facteurs ont conduit à une réduction de la largeur de bande DDR RAM requise de plus de 2X. Le concept proposé utilise des tampons de ligne à 4 ports conduisant à quatre opérations en parallèle pipeline: la DWT verticale, la transformée DWT horizontale et les opérations de lecture / écriture vers la mémoire externe. L'architecture proposée a seulement 1/8 de cycles par pixel (CPP) lui permettant de traiter plus de 100fps Full HD et est considérée comme une solution prometteuse pour le futur traitement vidéo 4K et 8K. Enfin, l'architecture développée est hautement évolutive, surperforme l'état de l'art des travaux connexes existants, et est actuellement déployé dans un prototype médical EEG vidéo. / Nowadays, medical image compression is an essential process in eHealth systems. Compressing medical images in high quality is a vital demand to avoid misdiagnosing medical exams by radiologists. WAAVES is a promising medical images compression algorithm based on the discrete wavelet transform (DWT) that achieves a high compression performance compared to the state of the art. The main aims of this work are to enhance image quality when compressing using WAAVES and to provide a high-speed DWT architecture for image compression on embedded systems. Regarding the quality improvement, the logarithmic number systems (LNS) was explored to be used as an alternative to the linear arithmetic in DWT computations. A new LNS library was developed and validated to realize the logarithmic DWT. In addition, a new quantization method called (LNS-Q) based on logarithmic arithmetic was proposed. A novel compression scheme (LNS-WAAVES) based on integrating the Hybrid-DWT and the LNS-Q method with WAAVES was developed. Hybrid-DWT combines the advantages of both the logarithmic and the linear domains leading to enhancement of the image quality and the compression ratio. The results showed that LNS-WAAVES is able to achieve an improvement in the quality by a percentage of 8% and up to 34% compared to WAAVES depending on the compression configuration parameters and the image modalities. For compression on embedded systems, the major challenge was to design a 2D DWT architecture that achieves a throughput of 100 full HD frame/s. A novel unified 2D DWT computation architecture was proposed. This new architecture performs both horizontal and vertical transform simultaneously and eliminates the problem of column-wise image pixel accesses to/from the off-chip DDR RAM. All of these factors have led to a reduction of the required off-chip DDR RAM bandwidth by more than 2X. The proposed concept uses 4-port line buffers leading to pipelined parallel four operations: the vertical DWT, the horizontal DWT transform, and the read/write operations to the external memory. The proposed architecture has only 1/8 cycles per pixel (CPP) enabling it to process more than 100fps Full HD and it is considered a promising solution for future 4K and 8K video processing. Finally, the developed architecture is highly scalable, outperforms the state of the art existing related work, and currently is deployed in a video EEG medical prototype.
|
Page generated in 0.0638 seconds