Submitted by RARISON ROBERTO ACACIO FORTES null (rarisonfortes@yahool.com) on 2016-05-05T14:43:06Z No. of bitstreams: 1 RFortes.pdf: 3576878 bytes, checksum: 1f31f85eeeb5bf64f3b8b9781d51941c (MD5) / Approved for entry into archive by Felipe Augusto Arakaki (arakaki@reitoria.unesp.br) on 2016-05-09T13:45:49Z (GMT) No. of bitstreams: 1 fortes_rra_me_ilha.pdf: 3576878 bytes, checksum: 1f31f85eeeb5bf64f3b8b9781d51941c (MD5) / Made available in DSpace on 2016-05-09T13:45:49Z (GMT). No. of bitstreams: 1 fortes_rra_me_ilha.pdf: 3576878 bytes, checksum: 1f31f85eeeb5bf64f3b8b9781d51941c (MD5) Previous issue date: 2016-03-12 / Fundação de Amparo à Pesquisa do Estado do Acre (FAPAC) / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) / Como os sistemas de energia têm sido tradicionalmente projetados para produção centralizada, a penetração de sistemas de geração distribuída na rede tem causado mudança nesse perfil, criando novos desafios operacionais que se fazem importantes para a reestruturação dos sistemas tradicionais. No entanto, este novo cenário do sistema elétrico, introduzido pela resolução 482/2012 da Agência Nacional de Energia Elétrica – ANEEL, trouxe às distribuidoras de energia um novo panorama para as atividades de operação e manutenção de suas redes e ativos, principalmente devido à bidirecionalidade do fluxo de potência na rede, originado pela conexão de sistemas de geração distribuída. Os impactos técnicos devem ser previstos e analisados, sobretudo em redes de distribuição, para garantir os padrões mínimos de qualidade da energia no ponto de consumo e evitar o comprometimento das cargas alimentadas. Dentre os impactos, destaca-se o efeito sobre os bancos de capacitores devido à injeção de distorções harmônica produzida pelos inversores de sistemas fotovoltaicos, que sob certas condições, produzem conteúdo harmônico com nível acima do limite normatizado, podendo excitar uma condição prévia de ressonância no barramento. Neste contexto, esta dissertação tem como principal objetivo analisar o comportamento do sistema elétrico em condição de ressonância paralela e avaliar o grau de comprometimento dos bancos de capacitores instalados no sistema de distribuição com presença de frequências harmônicas e sugerir rotinas técnicas para evitar sua operação contingenciada. / As energy systems have been traditionally projected for centralized production, the penetration of distributed generation systems have caused a change in this profile, creating new operational challenges that are important for traditional systems restructuring. However, this new electrical system scenario, introduced by resolution 482/2012 of Brazilian Electricity Regulatory Agency – ANEEL, brought to energy distributors a new view to the operational and maintenance activities of their nets and actives, specially due to the net power flow bidirectionality, created by the distributed generation systems connection. Technical impacts must be estimated and analyzed, specially in distribution nets, to ensure minimum energy quality standards in the consumption point and avoid fed charges commitment. Among the impacts stands out the capacitor bench effects due to harmonic distortions injection produced by photovoltaic systems inverters, that under some conditions, produce harmonic content over the regulated limit, being able to excite a preview condition of resonance in the bus. In this context, this essay has the main objective to analyze the electrical system behavior in parallel resonance condition and evaluate the degree of commitment of the capacitor bench installed in the distribution system with harmonic frequencies and suggest technical routines to avoid the contingent operation. / FAPAC: 6068-14-0000093

A presente tese trata o problema do reescalonamento de processos durante a execução da aplicação, oferecendo rebalanceamento dinâmico de carga entre os recursos disponíveis. Uma vez que os cenários da computação distribuída envolvem cada vez mais recursos e aplicações dinâmicas, a carga é uma medida variável e um mapeamento inicial processos-recursos pode não permanecer eficiente no decorrer do tempo. O estado dos recursos e da rede podem variar no decorrer da aplicação, bem como a quantidade de processamento e a interação entre os processos. Consequentemente, o remapeamento de processos para novos recursos é pertinente para aumentar o uso dos recursos e minimizar o tempo de execução da aplicação. Nesse contexto, essa tese de doutorado apresenta um modelo de reescalonamento chamado MigBSP, o qual controla a migração de processos de aplicações BSP (Bulk Synchronous Parallel). O modelo de aplicação BSP foi adotado visto que torna a programação paralela mais fácil e é muito comum nos cenários de desenvolvimento de aplicações científicas. Considerando o escopo de aplicações BSP, as novas idéias de MigBSP são em número de três: (i) combinação de três métricas - Memória, Computação e Comunicação - em uma outra escala com o intuito de medir o Potencial de Migração de cada processo BSP; (ii) emprego de um Padrão de Computação e outro Padrão de Comunicação para controlar a regularidade dos processos e; (iii) adatação eficiente na freqüência do lançamento do reescalonamento de processos. A infra-estrutura de máquina paralela considera sistemas distribuídos heterogêneos (diferentes velocidades de processador e de rede). Os processos podem passar mensagens entre si e a máquina paralela pode agregar redes locais e clusters. O modelo de reescalonamento provê um formalismo matemático para decidir as seguintes questões: (i) Quando lançar o reescalonamento dos processos; (ii) Quais processos são candidatos a migração e; (iii) Para onde os processos selecionados serão migrados. A técnica de simulação foi usada para validar MigBSP. Além do próprio MigBSP, três aplicações científicas foram foram desenvolvidas e executadas usando o simulador Simgrid. Os resultados mostraram que MigBSP oferece oportunidade de ganhar desempenho sem alterações no código fonte da aplicação. MigBSP torna possível ganhos de desempenho na casa de 20%, bem como produz uma baixa sobrecarga quando migrações são inviáveis. Sua sobrecarga média ficou abaixo de 8% do tempo de execução normal da aplicação. Essa taxa foi obtida desabilitando quaisquer migrações indicadas por MigBSP. Os resultados mostraram que a união das métricas consideradas é uma boa solução para o controle de migração de processos. Além disso, eles revelaram que as adaptações desenvolvidas na freqüência do reescalonamento são cruciais para tornar a execução de MigBSP viável, principalmente em ambientes desbalanceados. / This thesis treats the processes rescheduling problem during application runtime, offering dynamic load rebalancing among the available resources. Since most distributed computing scenarios involve more and more resources and dynamic applications, the load is a variable measure and an initial processes-processors deployment may not remain efficient with time. The resources and the network states can vary during application execution, as well as the amount of processing and the interactions among the processes. Consequently, the remapping of processes to new processors is pertinent to improve resource utilization and to minimize application execution time. In this context, this thesis presents a rescheduling model called MigBSP, which controls the processes migration of BSP (Bulk Synchronous Parallel) applications. BSP application model was adopted because it turns parallel programming easier and is very common in scientific applications development scenarios. Considering the scope of BSP applications, the novel ideas of MigBSP are threefold: (i) combination of three metrics - Memory, Computation and Communication - in a scalar one in order to measure the potential of migration of each BSP process; (ii) employment of both Computation and Communication Patterns to control processes’ regularity and; (iii) efficient adaptation regarding the periodicity to launch processes rescheduling. In our infrastructure, we are considering heterogeneous (different processor and network speed) distributed systems. The processes can pass messages among themselves and the parallel machine can gather local area networks and clusters. The proposed model provides a mathematical formalism to decide the following questions about load (BSP processes) balancing: (i) When to launch the processes rescheduling; (ii) Which processes will be candidates for migration and; (iii) Where to put the processes that will be migrated actually. We used the simulation technique to validate MigBSP. Besides MigBSP, three scientific application were developed and executed using Simgrid simulator. In general, the results showed that MigBSP offers an opportunity to get performance in an effortless manner to the programmer since its does not need modification on application code. MigBSP makes possible gains of performance up to 20% as well as produces a low overhead when migrations do not take place. Its mean overhead is lower than 8% of the normal application execution time. This rate was obtained disabling any processes migration indicated by MigBSP. The results show that the union of considered metrics is a good solution to control processes migration. Moreover, they revealed that the developed adaptations are crucial to turn MigBSP execution viable, mainly on unbalanced environments.

O aumento crescente no número de processadores das arquiteturas paralelas que estão no topo dos rankings de desempenho, apesar de permitir uma maior capacidade de processamento, também traz consigo um aumento na taxa de falhas diretamente proporcional ao número de processadores. Atualmente, as técnicas de tolerância a falhas com recuperação retroativa são as mais empregadas em aplicações MPI, principalmente a técnica de checkpoint coordenado. No entanto, previsões afirmam que essa última técnica será inadequada para as arquiteturas emergentes. Em contrapartida, as técnicas de log de mensagens possuem características que as tornam mais apropriadas no novo cenário que se estabelece. O presente trabalho consiste em uma proposta de log de mensagens pessimista remoto com checkpoint não-coordenado e a avaliação de desempenho da comunicação MPI sobre Publish/Subscriber no qual se baseia o log de mensagens. O trabalho compreende: um estudo das técnicas de tolerância a falhas mais empregadas em ambientes de alto desempenho e a motivação para a escolha dessa variante de log de mensagens; a proposta de log de mensagens; uma implementação de comunicação Open MPI sobre OpenAMQ e sua respectiva avaliação de desempenho com comunicação tradicional TCP/IP e com o log de mensagens pessimista local da distribuição do Open MPI. Os benchmarks utilizados foram o NetPIPE, o NAS Parallel Benchmarks e a aplicação Virginia Hydrodynamics (VH-1). / The growing number of processors in parallel architectures at the top of performance rankings allows a higher processing capacity. However, it also brings an increase in the fault rate which is directly proportional to the number of processors. Nowadays, coordinated checkpoint is the most widely used rollback technique for system recovery in the occurrence of faults in MPI applications. Nevertheless, projections point that this technique will be inappropriate for the emerging architectures. On the other hand, message logging seems to be more appropriate to this new scenario. This work consists in a proposal of pessimistic message logging (remote based) with non-coordinated checkpoint and the performance evaluation of an MPI communication mechanism that works over Publish/Subscriber channels in which the proposed message logging is based. The work is organized as following: an study of fault tolerant techniques used in HPC and the motivation for choosing this variant of message logging; a message logging proposal; an implementation of Open MPI communication over OpenAMQ; performance evaluation and comparision with the tradicional TCP/IP communication and a pessimistic message logging (sender based) from Open MPI distribution. The benchmark set is composed of NetPIPE, NAS Parallel Benchmarks and Virginia Hydrodynamics (VH-1).

Neste trabalho, modela-se a ocorrência de contaminação de um aquífero hipotético por derramamento de substância tóxica e analisa-se a solução de descontaminação baseada na retirada do contaminante através de bombeamento feito por poços de extração. O projeto do sistema de remediação envolve a escolha do número de poços a serem instalados, suas localizações e vazões de modo a maximizar a quantidade de poluente extraída e ao mesmo tempo minimizar o custo total do sistema. A busca da solução ótima é feita de forma automática, através de um sistema paralelo de otimização por simulação numérica, composto por três subsistemas: (a) simulador numérico - resolve numericamente o modelo matemático do aquífero contaminado; (b) otimizador automático - implementa o método dos algoritmos genéticos para busca das localizações e vazões ótimas dos poços de extração; (c)sistema computacional distribuído - gerencia a distribuição e a execução paralela das simulações numéricas. Foram feitos experimentos em vários ambientes computacionais: homogêneo, heterogêneo, em grande escala, usando máquinas não dedicadas, interligadas por rede local e ambiente de grade, e seus resultados demonstram a aplicabilidade da metodologia. / In this dissertation, a hypothetical aquifer that has been contaminated by the dumping of toxic substances is modeled. The remediation strategy considered is based on withdrawal, which requires the removal of contaminated groundwater from the aquifer by pumping. The design of such a system involves the choice of the number of extracting wells to be installed, their locations and pumping rates,with the goal of maximizing the amount of contaminant extracted, while minimizing the cost of the system. To find the optimal solution, a numerical simulation optimization parallel system is used, which is composed by three subsystems: (a) numerical simulator - numerically solves the mathematical model ofthe contaminated aquifer; (b) optimizer - implements the genetic algorithm method to search for optimal locations and pumping rates for the extracting wells; (c)distributed computing system - manages the distribuition and parallel execution of the numerical simulations. Experiments were done in many different computational environments: homogeneous, heterogeneous, in large scale, using non dedicated computers, connected via local network, and computational grids, and their results demonstrate the methodologys applicability.

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES / Parallel architectures has been ubiquitous for some time now. However, the word ubiquitous can’t be applied to parallel programs, because there is a greater complexity to code them comparing to ordinary programs. This fact is aggravated when the programming also involves accelerators, like GPUs, which demand the use of tools with scpecific resources. Considering this setting, there are programming models that make easier the codification of parallel applications to explore accelerators, nevertheless, we don’t know APIs that allow implementing programs with parallel loops that can be processed simultaneously by multiple CPUs and multiple GPUs. This works presents a high-level C++ API called HPSM aiming to make easier and more efficient the codification of parallel programs intended to explore multi-CPU and multi-GPU architectures. Following this idea, the desire is to improve performance through the sum of resources. HPSM uses parallel loops and reductions implemented by three parallel back-ends, being Serial, OpenMP and StarPU. Our hypothesis estimates that scientific applications can explore heterogeneous processing in multi-CPU and multi-GPU to achieve a better performance than exploring just accelerators. Comparisons with other parallel programming interfaces demonstrated that HPSM can reduce a multi-CPU and multi-GPU code in more than 50%. The use of the new API can introduce impact to program performance, where experiments showed a variable overhead for each application, that can achieve a maximum value of 16,4%. The experimental results confirmed the hypothesis, because the N-Body, Hotspot e CFD applications achieved gains using just CPUs and just GPUs, as well as overcame the performance achieved by just accelerators (GPUs) through the combination of multi-CPU and multi-GPU. / Arquiteturas paralelas são consideradas ubíquas atualmente. No entanto, o mesmo termo não pode ser aplicado aos programas paralelos, pois existe uma complexidade maior para codificálos em relação aos programas convencionais. Este fato é agravado quando a programação envolve também aceleradores, como GPUs, que demandam o uso de ferramentas com recursos muito específicos. Neste cenário, apesar de existirem modelos de programação que facilitam a codificação de aplicações paralelas para explorar aceleradores, desconhece-se a existência de APIs que permitam a construção de programas com laços paralelos que possam ser processados simultaneamente em múltiplas CPUs e múltiplas GPUs. Este trabalho apresenta uma API C++ de alto nível, denominada HPSM, visando facilitar e tornar mais eficiente a codificação de programas paralelos voltados a explorar arquiteturas com multi-CPU e multi-GPU. Seguindo esta ideia, deseja-se ganhar desempenho através da soma dos recursos. A HPSM é baseada em laços e reduções paralelas implementadas por meio de três diferentes back-ends paralelos, sendo Serial, OpenMP e StarPU. A hipótese deste estudo é que aplicações científicas podem valer-se do processamento heterogêneo em multi-CPU e multi-GPU para alcançar um desempenho superior em relação ao uso de apenas aceleradores. Comparações com outras interfaces de programação paralela demonstraram que o uso da HPSM pode reduzir em mais de 50% o tamanho de um programa multi-CPU e multi-GPU. O uso da nova API pode trazer impacto no desempenho do programa, sendo que experimentos demonstraram que seu sobrecusto é variável de acordo com a aplicação, chegando até 16,4%. Os resultados experimentais confirmaram a hipótese, pois as aplicações N-Body, Hotspot e CFD, além de alcançarem ganhos ao utilizar somente CPUs e somente GPUs, também superaram o desempenho obtido por somente aceleradores (GPUs) através da combinação de multi-CPU e multi-GPU.

Made available in DSpace on 2015-05-08T14:59:57Z (GMT). No. of bitstreams: 1 arquivototal.pdf: 3935872 bytes, checksum: 5a4c90590e53b3ea1d71bbe61a628b56 (MD5) Previous issue date: 2014-07-25 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / The aim of this work is to study the non-local means algorithm and propose techniques to optimize and implement this algorithm for its application in real-time. Two alternatives are suggested for implementation. The first deals with the development of an accelerator card for computers, which has a PCI bus containing specialized hardware that implements the NLM filter. The second implementation uses densely GPU multiprocessor environment, which exists in the parent video. Both proposals significantly accelerates the NLM algorithm, while maintains the same visual quality of traditional software implementations, enabling real-time use. Image denoising is an important area for digital image processing. Recently, its use is becoming more popular due to improvements of of the new acquisition equipments and, thus, the increase of image resolution that favors the occurrence of such perturbations. It is widely studied in the fields of image processing, computer vision and predictive maintenance of electrical substations, motors, tires, building facilities, pipes and fittings, focusing on reducing the noise without removing details of the original image. Several approaches have been proposed for filtering noise. One of such approaches is the non-local method called Non-Local Means (NLM), which uses the entire image rather than local information and stands out as the state of the art. However, a problem in this method is its high computational complexity, which turns its application almost impossible in real time applications, even for small images / O propósito deste trabalho é estudar o algoritmo non-local means(NLM) e propor técnicas para otimizar e implementar o referido algoritmo visando sua aplicação em tempo real. Ao todo são sugeridas duas alternativas de implementação. A primeira trata do desenvolvimento de uma placa aceleradora para computadores que possuam Barramento PCI, contendo um hardware especializado que implementa o Filtro NLM. A segunda implementação utiliza o ambiente densamente multiprocessado GPU, existente nas controladoras de vídeo. As duas propostas aceleraram significativamente o algoritmo NLM, mantendo a mesma qualidade visual das implementações tradicionais em software, tornando possível sua utilização em tempo real. A filtragem de ruídos é uma área importante para o processamento digital de imagens, sendo cada vez mais utilizada devido as melhorias dos novos equipamentos de captação, e o consequente aumento da resolução da imagem, que favorece o aparecimento dessas perturbações. Ela é amplamente estudada nos campos de tratamento de imagens, visão computacional e manutenção preditiva de subestações elétricas, motores, pneus, instalações prediais, tubos e conexões, focando em reduzir os ruídos sem que se remova os detalhes da imagem original. Várias abordagens foram propostas para filtragem de ruídos, uma delas é o método não-local, chamado de Non-Local Means (NLM), que não só utiliza as informações locais, mas a imagem inteira, destaca-se como o estado da arte, porém, há um problema neste método, que é a sua alta complexidade computacional, que o torna praticamente inviável de ser utilizado em aplicações em tempo real, até mesmo para imagens pequenas

Made available in DSpace on 2015-05-08T15:00:00Z (GMT). No. of bitstreams: 1 parte1.pdf: 2338507 bytes, checksum: 6275f329bc4f4dc275a86cd47c9ba994 (MD5) Previous issue date: 2009-04-30 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES / This thesis aims to computationally simulate the electronic transducer for a parallel electrical capacitance tomography, can generate a voltage level used for image reconstruction of the adsorption phenomenon occurred in the adsorptive bed. This simulation was performed using a computer program like SPICE (Simulation Program with Integrated Circuit Emphasis) for the purpose of defining the parameters for its construction, dedicated to the application of the adsorptive bed bench in a glass case studies of the adsorptive process. This technique uses capacitive sensors coupled to an electronic transducer that will generate a voltage signal associated with the distribution of dielectric permittivity of the medium. The simulation is developed to simulate the main circuit, a differentiator, fitted with high frequency OPA 2690. The simulated model is a simple circuit with a transmitter and a receiver. The results show the technical feasibility of the project being proposed for future work to implement a prototype of the electronic transducer of electrical capacitance tomography applied to the study of the adsorption process. / Esta dissertação tem como objetivo simular computacionalmente o transdutor eletrônico para um tomógrafo capacitivo elétrico paralelo capaz de gerar um nível de tensão utilizado para a reconstrução da imagem do fenômeno de adsorção ocorrido no leito adsortivo. Esta simulação foi realizada em um programa computacional do tipo SPICE (Programa de Simulação com Ênfase em Circuito Integrado) com a finalidade de definir os parâmetros para a sua construção, voltado para a aplicação no leito adsortivo de uma bancada em vidro para estudos do processo adsortivo. Esta técnica utiliza sensores capacitivos acoplados a um transdutor eletrônico que vão gerar um sinal de tensão associado à distribuição da permissividade dielétrica do meio. A simulação desenvolvida consiste em simular o circuito principal, um diferenciador, montado com OPA 2690 de alta freqüência. Simulou-se de um modelo de circuito simples, com um transmissor e um receptor. Os resultados apresentados mostram a viabilidade técnica do projeto, sendo proposto para trabalhos futuros a implementação de um protótipo do transdutor eletrônico do tomógrafo capacitivo elétrico aplicado ao estudo do processo de adsorção.

Made available in DSpace on 2015-05-08T15:00:04Z (GMT). No. of bitstreams: 1 arquivototal.pdf: 2331376 bytes, checksum: b24878b19226d38bdcde15cfe285f7cb (MD5) Previous issue date: 2009-04-30 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES / Adsorption refrigeration systems are supposed to complement or even substitute the ordinary systems based on vapour compression. This work aims to study the application of a new technique of Electrical Capacitive Tomography - a parallel approach on the visualization of the adsorption process which occurs in the sorption bed of an adsorption refrigerator. To archive this goal, a sorption bed glass prototype was developed and it allows the utilization of the Parallel ECT to map the spatial distribution of methanol into the activated charcoal inside the sorption bed and makes it feasible to optimise the process. The principles of the adsorption phenomenon are explained regarding the adsorption refrigeration cycle. The Parallel ECT system is based on a wideband electronic differentiator which is supposed to be immune to stray capacitances often encountered in ordinary ECT systems, to have a high sensitivity, good signal-to-noise ratio, accuracy, and to be faster then the serial tomography. The various components of a tomographic system are analyzed as well as the results obtained from PSPICE electronic simulations and the making process of the printed circuit boards for the modules of an ECT system is also shown. / Sistemas de refrigeração por adsorção se constituem numa das alternativas para a complementação, ou mesmo, substituição de sistemas convencionais por compressão de vapor. Este trabalho visa estudar a aplicação de uma nova técnica de Tomografia Capacitiva Elétrica (TCE) na visualização do processo adsortivo que ocorre no leito adsorvedor durante um ciclo de operação de um de refrigerador por adsorção. Para esta finalidade, foi desenvolvido um protótipo do leito adsorvedor em vidro que permite a utilização da TCE Paralela para mapear a distribuição espacial do metanol no carvão ativado no adsorvedor e possibilita sua otimização. Os princípios do fenômeno de adsorção são também abordados, no que se refere ao ciclo de refrigeração por adsorção. É descrito um novo tipo de TCE através do processamento paralelo de sinal e utilizando um circuito transdutor constituído de um diferenciador de alta taxa de subida e grande largura de banda. A este sistema é creditada a imunidade a capacitâncias parasitas, comum aos sistemas usuais de TCE, além de alta sensibilidade, boa relação sinal-ruído, exatidão e por ser mais rápido que a tomografia serial. Os diversos componentes deste sistema tomográfico são analisados, bem como os resultados obtidos através de simulação eletrônica do tipo PSPICE e também o processo de confecção das placas de circuito impresso para os módulos de um sistema TCE

Orientador: Luís Carlos Origa de Oliveira / Resumo: Como os sistemas de energia têm sido tradicionalmente projetados para produção centralizada, a penetração de sistemas de geração distribuída na rede tem causado mudança nesse perfil, criando novos desafios operacionais que se fazem importantes para a reestruturação dos sistemas tradicionais. No entanto, este novo cenário do sistema elétrico, introduzido pela resolução 482/2012 da Agência Nacional de Energia Elétrica – ANEEL, trouxe às distribuidoras de energia um novo panorama para as atividades de operação e manutenção de suas redes e ativos, principalmente devido à bidirecionalidade do fluxo de potência na rede, originado pela conexão de sistemas de geração distribuída. Os impactos técnicos devem ser previstos e analisados, sobretudo em redes de distribuição, para garantir os padrões mínimos de qualidade da energia no ponto de consumo e evitar o comprometimento das cargas alimentadas. Dentre os impactos, destaca-se o efeito sobre os bancos de capacitores devido à injeção de distorções harmônica produzida pelos inversores de sistemas fotovoltaicos, que sob certas condições, produzem conteúdo harmônico com nível acima do limite normatizado, podendo excitar uma condição prévia de ressonância no barramento. Neste contexto, esta dissertação tem como principal objetivo analisar o comportamento do sistema elétrico em condição de ressonância paralela e avaliar o grau de comprometimento dos bancos de capacitores instalados no sistema de distribuição com presença de frequências harmô... (Resumo completo, clicar acesso eletrônico abaixo) / Abstract: As energy systems have been traditionally projected for centralized production, the penetration of distributed generation systems have caused a change in this profile, creating new operational challenges that are important for traditional systems restructuring. However, this new electrical system scenario, introduced by resolution 482/2012 of Brazilian Electricity Regulatory Agency – ANEEL, brought to energy distributors a new view to the operational and maintenance activities of their nets and actives, specially due to the net power flow bidirectionality, created by the distributed generation systems connection. Technical impacts must be estimated and analyzed, specially in distribution nets, to ensure minimum energy quality standards in the consumption point and avoid fed charges commitment. Among the impacts stands out the capacitor bench effects due to harmonic distortions injection produced by photovoltaic systems inverters, that under some conditions, produce harmonic content over the regulated limit, being able to excite a preview condition of resonance in the bus. In this context, this essay has the main objective to analyze the electrical system behavior in parallel resonance condition and evaluate the degree of commitment of the capacitor bench installed in the distribution system with harmonic frequencies and suggest technical routines to avoid the contingent operation. / Mestre

Orientador: Alexandro José Baldassin / Banca: Rodolfo Jardim de Azevedo / Banca: Daniel Carlos Guimarães Pedronette / Resumo: O conceito de Memória Transacional foi criado para simplificar a sincronização de dados em memória, necessária para evitar a computação de dados inconsistentes por processadores multinúcleos, que se tornaram padrão devido às limitações encontradas em processadores de um núcleo. Em evolução constante pela busca de desempenho, os escalonadores de transação foram criados como alternativa aos gerenciadores de contenção presentes nos Sistemas de Memória Transacional. O consumo de energia é preocupação crescente, desde os grandes data centers até os disposítivos móveis que dependem de tempo de bateria, sendo também explorado no contexto de sistemas com Memória Transacional. Trabalhos anteriores consideraram, em sua maioria, somente o uso de gerenciadores de contenção, sendo o objetivo deste trabalho uma análise sobre o uso de escalonadores de transação. Desta forma, são exploradas nesta dissertação as técnicas de escalonamento dinâmico de tensão e frequência (DVFS) para a criação de uma heurística para a redução do consumo de energia utilizando o escalonador LUTS como base. Com o uso de aplicações do benchmark STAMP e biblioteca de memória transacional TinySTM, este trabalho faz uma análise sobre a eficiência energética dos escalonadores de referência ATS e LUTS, enquanto propõe uma nova heurística com o objetivo de reduzir o consumo de energia, denominada LUTSDynamic-Serializer, que alterna entre o uso de spinlock e de trava mutex de forma dinâmica. O uso desta heurística reduziu o EDP em até 17% e 61% em valores de EDP (Eenergy-Delay Product), e 4,95% e 15,8% na média geométrica das aplicações estudadas, em comparação aos escalonadores LUTS e ATS respectivamente, quando se utilizou a configuração de 8 threads, que é a limitação física de threads do processador utilizado no ambiente de experimento / Abstract: The Transactional Memory concept was created to simplify the synchronization of data in memory, needed to avoid computation of inconsistent data in multicore processors, which became standard due to limitations in single core processors. In constant search for performance, transactional schedulers were created as a alternative to contention managers present in transactional memory systems. The energy consumption is a crescent worry, ranging from big data centers to mobile devices which are dependent on battery life, and also being studied in Transactional Memory systems. Past works only considered the use of contention managers, and therefore this work seeks to analyse the impact of transactional schedulers. The techniques involving Dynamic Frequency-Voltage Scaling (DVFS) were explored with the motivation to create a heuristic to reduce energy consumption using the LUTS scheduler as a start. Utilizing the STAMP benchmark and the TinySTM transactional memory library, this work does an analysis about the energy efficiency of the reference scheduler ATS and LUTS, while proposing a new heuristic, named LUTSDynamic-Serializer, with the aim to reduce energy consumption by making a choice between spin-lock and mutex lock in a dynamic manner. We achieve with our heuristic up to 17% and 61% in EDP (Energy-Delay Product), and 4,95% and 15,8% considering the geometric mean among the applications studied, compared against the schedulers LUTS and ATS respectively, when we used the configuration with 8 threads, which is the physical limit of threads in the processor used in the experiments / Mestre