Made available in DSpace on 2014-06-12T17:41:23Z (GMT). No. of bitstreams: 2 arquivo7312_1.pdf: 927047 bytes, checksum: af71fbc61e3e6ac364861843b49fbf16 (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2001 / Pretende-se no presente estudo analisar os riscos de explosão em transformadores de potência, resfriados a óleo mineral, de aproximadamente 100 MVA. Os transformadores em estudo possuem uma grande quantidade de óleo mineral, ou seja, a carga equivalente de TNT destes transformadores é de aproximadamente 0,5 kg. Logo, no evento de uma explosão, as ondas de choque poderão comprometer o sistema e o meio ambiente. O presente estudo foi dividido em duas etapas. Na primeira etapa é proposto um modelo matemático para o cálculo das pressões de onda de choque, no caso de uma explosão, decorrente dos gases oriundos de falhas nos transformadores. Na segunda etapa é apresentado uma metodologia para gerenciamento de riscos de incêndio/explosão, a qual é baseada no método de desempenho de engenharia e análise de riscos, isto é, dada a ocorrência de uma explosão nos transformadores, como se comporta uma subestação. Na segunda etapa, também é desenvolvida uma análise de risco para determinação dos impactos que as estruturas adjacentes ao transformador deverão ser submetidas. Como resultado são analisados os impactos existentes numa subestação em decorrência de explosões. Enfim, este trabalho tem o objetivo de estudar o fenômeno físico de explosão em transformadores dentro do setor elétrico, como também, os impactos das ondas de choque durante uma explosão em um transformador com a finalidade de obter meios para se tomar melhores decisões levando-se sempre em consideração as incertezas

Este trabalho tem como foco a aplicação de técnicas de otimização de potência no alto nível de abstração para circuitos CMOS, e em particular no nível arquitetural e de transferência de registrados (Register Transfer Leve - RTL). Diferentes arquiteturas para projetos especificos de algorítmos de filtros FIR e transformada rápida de Fourier (FFT) são implementadas e comparadas. O objetivo é estabelecer uma metodologia de projeto para baixa potência neste nível de abstração. As técnicas de redução de potência abordadas tem por obetivo a redução da atividade de chaveamento através das técnicas de exploração arquitetural e codificação de dados. Um dos métodos de baixa potência que tem sido largamente utilizado é a codificação de dados para a redução da atividade de chaveamento em barramentos. Em nosso trabalho, é investigado o processo de codificação dos sinais para a obtenção de módulos aritméticos eficientes em termos de potência que operam diretamente com esses códigos. O objetivo não consiste somente na redução da atividade de chavemanto nos barramentos de dados mas também a minimização da complexidade da lógica combinacional dos módulos. Nos algorítmos de filtros FIR e FFT, a representação dos números em complemento de 2 é a forma mais utilizada para codificação de operandos com sinal. Neste trabalho, apresenta-se uma nova arquitetura para operações com sinal que mantém a mesma regularidade um multiplicador array convencional. Essa arquitetura pode operar com números na base 2m, o que permite a redução do número de linhas de produtos parciais, tendo-se desta forma, ganhos significativos em desempenho e redução de potência. A estratégia proposta apresenta resultados significativamente melhores em relação ao estado da arte. A flexibilidade da arquitetura proposta permite a construção de multiplicadores com diferentes valores de m. Dada a natureza dos algoritmos de filtro FIR e FFT, que envolvem o produto de dados por apropriados coeficientes, procura-se explorar o ordenamento ótimo destes coeficientes nos sentido de minimizar o consumo de potência das arquiteturas implementadas.

[pt] Este trabalho apresenta um modelo de previsão de curto prazo para cargas reativas horárias. Tal modelo é uma extensão do método desenvolvido por P. C. Gupta no qual utiliza-se um procedimento de previsão que combina idéias e procedimentos de duas abordagens: o método de amortecimento exponencial e o modelo de Box e Jenkins. Até os dias atuais os estudos nesta área foram elaborados para potência ativa da carga. Como praticamente não existem na literatura especializada métodos de previsão para a carga reativa, este trabalho pretende iniciar a modelagem destes dados, o qual é de grande importância para o novo modelo do Setor Elétrico Brasileiro. Desta forma o desenvolvimento desta ferramenta tem a intenção de aprimorar a avaliação do comportamento desta carga, contribuindo para o melhor desempenho operacional do sistema elétrico. Com a evolução das técnicas, este trabalho utiliza também métodos inteligentes para fazer a previsão de carga reativa. Sendo assim foram utilizadas Redes Neurais Artificiais, a título de comparação dos resultados com o modelo proposto. / [en] This dissertation presents a reactive load forecast model for power systems. The model is an extension of P. C. Gupta s method, including ideas and procedures from exponential smoothing and Box and Jenkins models. A wide variety of studies has been developed in the last years on load forecast model for active power only. On the other hand, reactive load forecast works haven t been commonly implemented. The introduction of this new concept intends to fulfill this gap of reactive load forecast studies due to their importance to the Brazilian Power System. An improved load behavior evaluation and a better electric system operation could arise with the adoption and development of this tool. Comparisons with as neural network models were also done.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós -Graduação em Engenharia Elétrica. / Made available in DSpace on 2012-10-15T23:57:21Z (GMT). No. of bitstreams: 0Bitstream added on 2016-01-08T15:23:51Z : No. of bitstreams: 1 262694.pdf: 2008469 bytes, checksum: aa5d4149786b9bcdde0108bb40902168 (MD5)

Dissertação (mestrado) - Universidade Federal de Santa Catarina. Centro Tecnologico / Made available in DSpace on 2012-10-16T01:47:29Z (GMT). No. of bitstreams: 0Bitstream added on 2016-01-08T15:57:03Z : No. of bitstreams: 1 82339.pdf: 4217326 bytes, checksum: dfb60f6ba9072775702d2a61f7867e49 (MD5) / Um estudo das características físicas e operacionais do GTO é realizado, dando-se ênfase aos aspectos mais ligados com as aplicações do dispositivo. São estudados os sistemas usados para comandar o compromisso, assim como as condições de operação confiáveis. No caso de operar o dispositivo sob condições críticas, as diferentes formas de protegê-lo são estudadas. Uma análise das perdas nos estados de bloqueio, disparo e condução é realizada. É desenvolvido um circuito de comando por tensão e um protótipo é construído e testado. Um protótipo de inversor de tensão trifásico de seis pulsos com freqüência variável a GTO é desenvolvido e construído. Este protótipo é testado, alimentando um motor de indução, e os resultados experimentais são apresentados.

Tese (Doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico. / Made available in DSpace on 2012-10-16T21:16:35Z (GMT). No. of bitstreams: 0Bitstream added on 2016-01-08T14:05:59Z : No. of bitstreams: 1 147475.pdf: 3526079 bytes, checksum: 6e5ce53e0572a005e206997321cc4539 (MD5)

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnologico / Made available in DSpace on 2012-10-16T23:33:23Z (GMT). No. of bitstreams: 0Bitstream added on 2016-01-08T20:59:02Z : No. of bitstreams: 1 106207.pdf: 3280333 bytes, checksum: ed99713e94371ae828a89d1500165f60 (MD5) / Estudo do conversor CC-CC Zeta, alimentado por um retificador trifásico, sendo estabelecido o seu equacionamento matemático e o seu modelo linear, para fins de projeto. Sua viabilidade, quando aplicado à correção do fator de potência de retificadores trifásicos convencionais, é demonstrada, uma vez que o seu emprego pode proporcionar, em um único estágio de processamento de energia, os seguintes benefícios: alto fator de potência, isolamento, regulação da tensão de saída e proteções contra falhas. Outro importante atrativo é a possibilidade do conversor operar em condução contínua, o que o torna adequado para aplicações de elevada potência. O estudo teórico é validado através de simulação e resultados experimentais, obtidos a partir de um protótipo de 600W-10A.

Dissertação (Mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. / Made available in DSpace on 2012-10-17T08:14:42Z (GMT). No. of bitstreams: 0Bitstream added on 2016-01-08T23:41:50Z : No. of bitstreams: 1 145069.pdf: 2051186 bytes, checksum: 031b85e750794c6f87c3771ce9a67b6b (MD5)

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnologico / Made available in DSpace on 2012-10-17T09:52:53Z (GMT). No. of bitstreams: 0Bitstream added on 2016-01-09T01:09:58Z : No. of bitstreams: 1 149234.pdf: 8791361 bytes, checksum: 84627fa08fc889ff03209ca982b0f619 (MD5) / Este trabalho apresenta o estudo e a implementação de um inversor CC-CA com enfoque na topologia de um inversor de corrente. O método de controle é baseado em Sistemas a Estruturas Variáveis, caracterizando o Controle por Modo Deslizante (SMC). Este método de controle apresenta as vantagens de redução de ordem, de procedimento de projeto, rejeição à perturbações, variações de parâmetros e facilidade de implementação. A estrutura que será implementada é a de um inversor monofásico de corrente em ponte completa que possui estruturas variáveis com mesmas característica s para a comutação dos interruptores. Com a técnica de controle utilizada, tem-se uma resposta a transitórios com uma dinâmica muito rápida, limitada apenas pela freqüência de comutação utilizada para os interruptores. É apresentada uma análise teórica do inversor e também resultados experimentais, onde os conceitos apresentados são testados por simulação e experimentalmente em um protótipo de 1000 VA, construido baseado na metodologia aqui apresentada. Os resultados de funcionamento para cargas lineares são apresentados. Abstract : This work presents the study and development of a DC-AC inverter focusing a current inverter topology. The control method is based on Variables Structure Systems, which characterizes the Sliding Mode Control (SMC). This control method presents the advantages of order reduction, design, rejection to disturbances, parameters variations and ease implementation. The structure to be implemented is a full-bridge, single-phase current inverter which have variable structures with identical commutation characteristics at the switches. With the control method used, the transitories response has a very fast dynamic, limited oniy by the switching frequency. A theoretical analysis and experimental results of the inverter are presented, where the concepts are tested by simulation and experimentally in a prototype of 1000 VA, which was built based on the presented methodology. The operation results for linear loads are presented.

Este trabalho tem como foco a aplicação de técnicas de otimização de potência no alto nível de abstração para circuitos CMOS, e em particular no nível arquitetural e de transferência de registrados (Register Transfer Leve - RTL). Diferentes arquiteturas para projetos especificos de algorítmos de filtros FIR e transformada rápida de Fourier (FFT) são implementadas e comparadas. O objetivo é estabelecer uma metodologia de projeto para baixa potência neste nível de abstração. As técnicas de redução de potência abordadas tem por obetivo a redução da atividade de chaveamento através das técnicas de exploração arquitetural e codificação de dados. Um dos métodos de baixa potência que tem sido largamente utilizado é a codificação de dados para a redução da atividade de chaveamento em barramentos. Em nosso trabalho, é investigado o processo de codificação dos sinais para a obtenção de módulos aritméticos eficientes em termos de potência que operam diretamente com esses códigos. O objetivo não consiste somente na redução da atividade de chavemanto nos barramentos de dados mas também a minimização da complexidade da lógica combinacional dos módulos. Nos algorítmos de filtros FIR e FFT, a representação dos números em complemento de 2 é a forma mais utilizada para codificação de operandos com sinal. Neste trabalho, apresenta-se uma nova arquitetura para operações com sinal que mantém a mesma regularidade um multiplicador array convencional. Essa arquitetura pode operar com números na base 2m, o que permite a redução do número de linhas de produtos parciais, tendo-se desta forma, ganhos significativos em desempenho e redução de potência. A estratégia proposta apresenta resultados significativamente melhores em relação ao estado da arte. A flexibilidade da arquitetura proposta permite a construção de multiplicadores com diferentes valores de m. Dada a natureza dos algoritmos de filtro FIR e FFT, que envolvem o produto de dados por apropriados coeficientes, procura-se explorar o ordenamento ótimo destes coeficientes nos sentido de minimizar o consumo de potência das arquiteturas implementadas.