Αυτή η εργασία έχει σαν αντικείμενο την μελέτη των βαθμίδων εισόδου τελεστικών ενισχυτών με εύρος rail-to-rail καθώς και των βαθμίδων εξόδου τάξεως ΑΒ. Μια rail-to-rail βαθμίδα εισόδου, μπορεί να διαχειριστεί την τάση τροφοδοσίας στο έπακρο δεχόμενη σήματα μεγάλου εύρους τάσεων, ενώ η βαθμίδα εξόδου έχει σαν κύριο πλεονέκτημα την γρηγορότερη οδήγηση μεγάλων φορτίων με ελαχιστοποίηση της παραμόρφωσης. Έτσι, στο πρώτο κεφάλαιο παρουσιάζονται οι βασικές αρχές που διέπουν τα κυκλώματα χαμηλής τροφοδοσίας και οι περιορισμοί που πρέπει να ληφθούν υπ’ όψιν κατά τον σχεδιασμό των κυκλωμάτων. Στο δεύτερο κεφάλαιο αυτής της εργασίας παρουσιάζονται οι βασικές αρχές λειτουργίας των rail-to-rail βαθμίδων εισόδου και οι βασικές τεχνικές υλοποίησής τους. Στο τρίτο κεφάλαιο παρουσιάζονται οι βασικές αρχές λειτουργίας των βαθμίδων εξόδου τάξεως ΑΒ με τις αντίστοιχες τεχνικές υλοποίησης. Στα επόμενα κεφάλαια αυτού του συγγράμματος προτείνεται ένας νέος τελεστικός ενισχυτής ο οποίος αποτελείται από μια rail-to-rail βαθμίδα εισόδου και από μία βαθμίδα εξόδου τάξεως ΑΒ ενώ γίνεται χρήση 1V για την τάση τροφοδοσίας. Άλλο ένα πλεονέκτημα της προτεινόμενης αρχιτεκτονικής, είναι αυτό της δυνατότητας ρύθμισης των συνθηκών πόλωσης ώστε να διατηρείται η λειτουργικότητα του ενισχυτή αλλά και να προσαρμόζεται στις εκάστοτε ανάγκες της κάθε εφαρμογής. Πιο συγκεκριμένα ένα από τα πλεονεκτήματα αυτού του τελεστικού ενισχυτή, είναι η δυνατότητα ρύθμισης της διαγωγιμότητας της εισόδου με γραμμικό τρόπο μέσω μιας πηγής ρεύματος. Αντίστοιχα, επιλέγοντας μεγαλύτερο ρεύμα για την βαθμίδα εξόδου υπάρχει η δυνατότητα μείωσης της καθυστέρησης μετάδοσης του σήματος σε μεγάλα φορτία. / -

Three improved operational amplifiers with low voltage and rail-to-rail constant are proposed. Two of the amplifiers are modified from the amplifier with a level shifting circuit. One improved amplifier has fewer devices, higher speed, and reduced area and the other improved amplifier is added an additional adjustable gain. The third amplifier is a floating voltage controlled voltage source (FVCVS) amplifier, which has reduced area and improved frequency response. The first two level shifting operational amplifiers are designed in a 0.5£gm UMC CMOS process. They use about half number of devices. The supply voltage is 1.3V, and the current consumes just only 22.6¢H of the original circuits. The unity gain frequency increases 56.8%. The slew rate, CMRR and PSRR are higher. The 2nd amplifier still has a rail-to-rail constant gm; however, the gm can be adjusted. The third amplifier uses the 0.35£gm UMC CMOS process with 1.2V operating voltage. The gain-bandwidth product is 53.8¢H larger than the original circuits. No frequency compensation is used and the devices are fewer. The results are obtained in HSPICE simulation.

A rail-to-rail op-amp with high stability over temperature variation at 1-V supply voltage is presented in this thesis. It incorporates a modified CM adapter and a modified bandgap reference. First, the modified CM adapter utilizes a level-shifting technique to shift the input common mode voltage of 0-1 V to the level below 0.1 V. By introducing this circuit as the front-end block of the proposed op-amp, the PMOS differential input stage can be operated appropriately with the rail-to-rail input common mode range. Second, the modified bandgap reference that combines two voltages with opposite temperature coefficients generates a temperature-insensitive bias current to the input stage. Besides, by the technique of cascading a diode with an additional BJT, the junction area of the original diodes can be reduced and in the actual application, fewer parallel-connected BJTs are needed. The two circuits are applied to the proposed op-amp operated at 1-V supply voltage in TSMC 1P4M 0.35£gm CMOS technology. At 25¢J, the dc gain is 78.9 dB and unity-gain bandwidth is 3.73 MHz. The phase margin is 42.9¢X. For the temperature from 0¢J to 75¢J, the frequency response is temperature-insensitive and the dc gain variation is 2dB. The layout view of the proposed op-amp is also presented and the area is 0.2 mm2.

Master’s thesis deals with design of rail-to-rail second generation current conveyor in CMOS technology. Describes principles of function of different generations of current conveyors, as well as the basic principle of design of second generation current conveyor based on operational amplifier. Addresses circuit topology of input rail-to-rail stage and class AB output stage. The objective of this thesis is to design, characterize performance and create layout of second generation current conveyor with input common mode voltage rail-to-rail capability in ONSemi I3T25 technology.

Η ανάγκη για εξοικονόμηση ενέργειας δεν θα μπορούσε να αφήσει ανεπηρέαστα τα ηλεκτρονικά κυκλώματα. Έτσι, κατά τον σχεδιασμό ενός σύγχρονου ηλεκτρονικού κυκλώματος γίνεται προσπάθεια για αύξηση της αποδοτικότητας διαχείρισης της ισχύος ώστε να μειωθεί η κατανάλωση και να αυξηθεί η αυτονομία. Ένα από τα πιο γνωστά κυκλώματα που συναντάται στις περισσότερες εφαρμογές της ηλεκτρονικής είτε πρόκειται για αναλογικές είτε για ψηφιακές, είναι αυτό του τελεστικού ενισχυτή. Προς, αυτήν την κατεύθυνση, διάφορες καινοτόμες τοπολογίες έχουν προταθεί για την σύγχρονη ενισχυτική βαθμίδα που σκοπό έχουν την μεγιστοποίηση της αποδοτικότητας διαχείρισης του σήματος, με την ελάχιστη κατανάλωση. Συνεπώς, ένας αποδοτικός τελεστικός ενισχυτής, εκτός από μεγάλο κέρδος σε μεγάλη περιοχή συχνοτήτων, θα πρέπει να παρέχει ταυτόχρονα την ικανότητα διαχείρισης σημάτων με το μέγιστο δυνατό εύρος και την δυνατότητα οδήγησης μεγάλων φορτίων. Κατά συνέπεια, νέες τεχνικές παρουσιάζονται για την διαχείριση του σήματος, τόσο στην είσοδο όσο και στην έξοδο κάτω από συνθήκες χαμηλής τροφοδοσίας. Αυτή η εργασία έχει σαν αντικείμενο την μελέτη των βαθμίδων εισόδου τελεστικών ενισχυτών με εύρος rail-to-rail καθώς και των βαθμίδων εξόδου τάξεως ΑΒ. Μια rail-to-rail βαθμίδα εισόδου, μπορεί να διαχειριστεί την τάση τροφοδοσίας στο έπακρο δεχόμενη σήματα μεγάλου εύρους τάσεων, ενώ η βαθμίδα εξόδου έχει σαν κύριο πλεονέκτημα την γρηγορότερη οδήγηση μεγάλων φορτίων με ελαχιστοποίηση της παραμόρφωσης. Έτσι, στο πρώτο κεφάλαιο παρουσιάζονται οι βασικές αρχές που διέπουν τα κυκλώματα χαμηλής τροφοδοσίας και οι περιορισμοί που πρέπει να ληφθούν υπ’ όψιν κατά τον σχεδιασμό των κυκλωμάτων. Στο δεύτερο κεφάλαιο αυτής της εργασίας παρουσιάζονται οι βασικές αρχές λειτουργίας των rail-to-rail βαθμίδων εισόδου και οι βασικές τεχνικές υλοποίησής τους. Στο τρίτο κεφάλαιο παρουσιάζονται οι βασικές αρχές λειτουργίας των βαθμίδων εξόδου τάξεως ΑΒ με τις αντίστοιχες τεχνικές υλοποίησης. Στα επόμενα κεφάλαια αυτού του συγγράμματος προτείνεται ένας νέος τελεστικός ενισχυτής ο οποίος αποτελείται από μια rail-to-rail βαθμίδα εισόδου και από μία βαθμίδα εξόδου τάξεως ΑΒ ενώ γίνεται χρήση 1V για την τάση τροφοδοσίας. Άλλο ένα πλεονέκτημα της προτεινόμενης αρχιτεκτονικής, είναι αυτό της δυνατότητας ρύθμισης των συνθηκών πόλωσης ώστε να διατηρείται η λειτουργικότητα του ενισχυτή αλλά και να προσαρμόζεται στις εκάστοτε ανάγκες της κάθε εφαρμογής. Πιο συγκεκριμένα ένα από τα πλεονεκτήματα αυτού του τελεστικού ενισχυτή, είναι η δυνατότητα ρύθμισης της διαγωγιμότητας της εισόδου με γραμμικό τρόπο μέσω μιας πηγής ρεύματος. Αντίστοιχα, επιλέγοντας μεγαλύτερο ρεύμα για την βαθμίδα εξόδου υπάρχει η δυνατότητα μείωσης της καθυστέρησης μετάδοσης του σήματος σε μεγάλα φορτία. / A new technique for rail-to-rail input stage is proposed in this Letters. The proposed technique is based on the master-slave approach of complementary MOS transistor pairs. The input transconductance is linearly tunable over a large range and is almost constant for rail-to-rail common-mode range. The effectiveness of the proposed technique was verified by simulations using a standard 0.18μm CMOS process.

Charge-scaling (CS) successive approximation register (SAR) ADC's are widely used in the design of low power electronics. Significant portions of CS-SAR ADC power are consumed by CS capacitor arrays and comparator circuits. This Dissertation presents circuit techniques to reduce the power consumption of both CS capacitor array and the latch comparator during ADC operations. The impacts of the proposed techniques on ADC accuracies are analyzed and circuit techniques are presented to address the accuracy concerns. The dissertation also presents techniques to cope with capacitor mismatches, which becomes more significant with the use of very small unit capacitors in the CS array. These techniques rely on a novel programmable CS capacitor array that allow optimally grouping the unit capacitors. Based on a 0.13um CMOS technology the proposed techniques are verified with extensive circuit simulation. Post layout simulations are done to evaluate the proposed techniques for energy efficient CS capacitor array.

This work deals with methods used in design of low voltage operational amplifiers. It describes some of the most commonly used methods. Properties of these methods are verified by computer simulation of operational transconductance amplifiers that are utilizing them.

This work deals with issues of design and optimize of an operational amplifiers using CMOS transistor models. The main focus of work is to propose a circuit suitable for low voltage applications with low power. The proposed circuit consists of sub-circuits, each of which must operate in the desired voltage range. Detailed design of input and output stages will reach range of rail-to-rail type with a minimum quiescent current.

No description available.

No description available.