O aumento da capacidade dos Sistemas sobre Silício (SoCs do inglês, Systemon-Chip) tem levado Redes Intrachip (NoCs do inglês, Network on-Chip) a serem utilizadas como interface de comunicação de Módulos de Processamento de sistemas complexos, e particularmente em Sistemas Dinamicamente Reconguráveis a serem implementados sobre FPGAs com capacidade de reconguração parcial. Algumas estratégias de reconguração geram cenários com NoCs irregulares e indiretas, fato que força o sistema a atualizar o seu algoritmo de roteamento afim de se evitar problemas de comunicação de dados, como deadlock e livelock. O presente trabalho apresenta uma NoC Dinamicamente Recongurável (DRNoC do inglês, Dynamically Recongurable Newtwork on-Chip) utilizando o Algoritmo de Roteamento Ordenado por Dimensão Flexibilizado (FDOR do inglês, Flexible Dimension Order Routing) que se caracteriza principalmente sua simplicidade, baixa complexidade e ser livre de deadlock. No presente trabalho, foi implementada a ferramenta DRSimGen, que gera código VHDL da arquitetura da NoC associada, para ser utilizado com aplicações específicas com reconfiguração parcial dinâmica que requeiram comunicações paralelas entre seus módulos de processamento. Esta ferramenta gera os roteadores, módulos de processamento, além de um Sistema de Controle de Reconguração Parcial Dinâmica que pode ser utilizado junto com o Sistema de Reconguração do algoritmo de roteamento baseado em FDOR, já desenvolvido por outros anteriormente. A ferramenta também gera componentes de testbench para a simulação do sistema, baseados na técnica de Chaveamento Dinâmico de Circuitos; são utilizadas chaves de isolação para emularos processos de reconguração parcial dinâmica. Os resultados destes experimentos ajudaram a determinar o comportamento desejado do sistema. Também foram feitas simulações da implementação do FDOR em descrição de alto nível, com a finalidade de determinar seu desempenho na transferência de dados que ajudarão a definir o posicionamento dos módulos de processamento sobre a estrutura da rede. Os resultados dos experimentos tem demonstrado a viabilidade desta estratégia, levando à conclusão que o algoritmo FDOR é uma solução adequada para DRNoCs. / The increased capacity of Systems on-Chip (SoCs) has led Networks on-Chip (NoC) to be used as communication interface for processing modules of complex systems, and particularly in Dynamically Recongurable Systems to be implemented over partially recongurable FPGAs. Some reconguration strategies work on irregular and indirect NoCs, fact that forces the system to update its routing algorithm in order to avoid data communication problems, such as deadlockandlivelock. ThispaperpresentsaDynamicallyRecongurableNoC(DRNoC)using Flexible Dimension Order Routing Algorithm (FDOR), mainly characterized by its simplicity, low complexity and deadlock freedom In this work, the DyAFNoC tool was implemented, to generate the VHDL code of the associated NoC architecture to be used with specic applications with dynamic partial reconguration that require parallel communications between their processing modules. This tool generates routers, processing modules, and also a Partial Dynamic Reconguration Control System that can be used with the FDOR-based Reconguration System, developed elsewhere. The tool also generates testbench components for the system simulation, based on the Dynamic Circuit Switching technique that uses isolation switches to emulate the dynamic partial reconguration processes. The results of these experiments have helped to determine the desired system behavior. Simulations of the FDOR implementation were also made in high level descriptioninordertodetermineitsdatatransferperformancethatwillhelptodeneplacement of the processing modules over the network structure. The experiments results have demonstrated the feasibility of this strategy, leading to the conclusion that the FDOR algorithm is a suitable solution for DRNoC.

O aumento da capacidade dos Sistemas sobre Silício (SoCs do inglês, Systemon-Chip) tem levado Redes Intrachip (NoCs do inglês, Network on-Chip) a serem utilizadas como interface de comunicação de Módulos de Processamento de sistemas complexos, e particularmente em Sistemas Dinamicamente Reconguráveis a serem implementados sobre FPGAs com capacidade de reconguração parcial. Algumas estratégias de reconguração geram cenários com NoCs irregulares e indiretas, fato que força o sistema a atualizar o seu algoritmo de roteamento afim de se evitar problemas de comunicação de dados, como deadlock e livelock. O presente trabalho apresenta uma NoC Dinamicamente Recongurável (DRNoC do inglês, Dynamically Recongurable Newtwork on-Chip) utilizando o Algoritmo de Roteamento Ordenado por Dimensão Flexibilizado (FDOR do inglês, Flexible Dimension Order Routing) que se caracteriza principalmente sua simplicidade, baixa complexidade e ser livre de deadlock. No presente trabalho, foi implementada a ferramenta DRSimGen, que gera código VHDL da arquitetura da NoC associada, para ser utilizado com aplicações específicas com reconfiguração parcial dinâmica que requeiram comunicações paralelas entre seus módulos de processamento. Esta ferramenta gera os roteadores, módulos de processamento, além de um Sistema de Controle de Reconguração Parcial Dinâmica que pode ser utilizado junto com o Sistema de Reconguração do algoritmo de roteamento baseado em FDOR, já desenvolvido por outros anteriormente. A ferramenta também gera componentes de testbench para a simulação do sistema, baseados na técnica de Chaveamento Dinâmico de Circuitos; são utilizadas chaves de isolação para emularos processos de reconguração parcial dinâmica. Os resultados destes experimentos ajudaram a determinar o comportamento desejado do sistema. Também foram feitas simulações da implementação do FDOR em descrição de alto nível, com a finalidade de determinar seu desempenho na transferência de dados que ajudarão a definir o posicionamento dos módulos de processamento sobre a estrutura da rede. Os resultados dos experimentos tem demonstrado a viabilidade desta estratégia, levando à conclusão que o algoritmo FDOR é uma solução adequada para DRNoCs. / The increased capacity of Systems on-Chip (SoCs) has led Networks on-Chip (NoC) to be used as communication interface for processing modules of complex systems, and particularly in Dynamically Recongurable Systems to be implemented over partially recongurable FPGAs. Some reconguration strategies work on irregular and indirect NoCs, fact that forces the system to update its routing algorithm in order to avoid data communication problems, such as deadlockandlivelock. ThispaperpresentsaDynamicallyRecongurableNoC(DRNoC)using Flexible Dimension Order Routing Algorithm (FDOR), mainly characterized by its simplicity, low complexity and deadlock freedom In this work, the DyAFNoC tool was implemented, to generate the VHDL code of the associated NoC architecture to be used with specic applications with dynamic partial reconguration that require parallel communications between their processing modules. This tool generates routers, processing modules, and also a Partial Dynamic Reconguration Control System that can be used with the FDOR-based Reconguration System, developed elsewhere. The tool also generates testbench components for the system simulation, based on the Dynamic Circuit Switching technique that uses isolation switches to emulate the dynamic partial reconguration processes. The results of these experiments have helped to determine the desired system behavior. Simulations of the FDOR implementation were also made in high level descriptioninordertodetermineitsdatatransferperformancethatwillhelptodeneplacement of the processing modules over the network structure. The experiments results have demonstrated the feasibility of this strategy, leading to the conclusion that the FDOR algorithm is a suitable solution for DRNoC.

The fast-developing industry of electric vehicles is growing, and so is the driver community, which puts pressure on the electric charging grid. The purpose of this thesis is to simplify for the drivers of electric cars to charge their cars during trips. The research questions investigated are” How do the technologies and algorithms behind navigation APIs differ from each other?” and “What information is provided by the charging station APIs and how do they collect data about new stations?”. Information for the thesis was collected by reading and analyzing both documentation and previous work, as well as by conducting experiments. The study was limited to purely electric vehicles. We created an application to conduct experiments on the API combination Mapbox and Open Charge Map, we call it ChargeX. We compare, TomTom, Tesla, Plugshare, Google Maps and ChargeX. The most common shortest-path algorithms are Dijkstra’s, A* and Bidirectional A*. They provide reasonable solutions to the shortest path problem. The algorithms can be improved by considering traffic flow, travel time and distance between origin and destination and apply it as weights on the edges. What has the largest impact on the final route is the choice of charging stations. The algorithm for picking charging stations can be optimized in several ways for example by considering real time availability information of the charging stations, prioritize highways, calculate the temperature and altitude impact on the battery or prioritize faster chargers such as superchargers for Tesla.

No description available.

Le routage multi-chemins est une technique qui permet l'équilibrage de la charge en multiplexant les flux vers une destination sur plusieurs chemins. Nous proposons une approche de routage multi-chemins qui, peut être schématisée en deux étapes : l'étape de choix des chemins candidats et l'étape de distribution du trafic sur un sous-ensemble de ces chemins. <br />Dans ce travail, nous avons commencé par effectuer une étude comparative d'un point scalabilité et stabilité, de plusieurs algorithmes de routage multi-chemins, basés sur MPLS. Cela nous a permis de retenir WDP pour la sélection des chemins candidats et LDM pour la distribution des demandes de trafic reçues par un routeur entrant du réseau d'un FAI. Nous proposons dans ce travail PER, un algorithme qui est une amélioration de l'algorithme de distribution de LDM. Ces différents algorithmes nous ont permis de réaliser plusieurs algorithmes « hybrides » dont LBWDP (Load Balancing over Widest Disjoint Paths) qui par simulation a été prouvé comme étant un algorithme plus performant que des modèles comme LDM ou MATE. <br />Pour une meilleure garantie de QdS nous avons cherché à intégrer la différentiation de service (DiffServ) avec notre technique d'ingénierie de trafic (DiffServ-aware MPLS Traffic Engineering : DS-TE). Nous proposons PEMS (PEriodic Multi-Step algorithm for DS-TE network) comme un modèle de DS-TE pour différencier la qualité du service selon la classe du trafic. Dans ce cadre, nous proposons un nouvel algorithme de sélection de chemins candidats en fonctions des critères préférentiels de chaque classe de trafic. L'utilisation de PER permet ensuite de distribuer en fonction de critères dynamiques les demandes reçues sur les meilleurs chemins de chaque classe. Par simulation à l'aide de ns-2, nous avons montré que PEMS répartie moins bien la charge que LBWDP mais que les classes EF et AF ont une qualité de service meilleure que dans le cas de LBWDP.

No / This paper presents a new partitioning strategy with the objective of increasing scalability by reducing computational effort of routing in networks. The original network is partitioned into blocks (subnetworks) so that there is a bi-directional link between any two blocks. When there is a connection request between a pair of nodes, if the nodes are in the same block, we only use the small single block to derive routings. Otherwise we combine the two blocks where the two nodes locate and in this way the whole network will never be used. The strategy is generic in that it can be used in any underlying routing algorithms in the network layer and can be applied to any networks with fixed topology such as fixed wired subnetworks of the Internet. The performance of this strategy has been investigated by building a simulator in Java and a comparison with existing stochastic partitioning techniques is shown to give superior performance in terms of trade-off in blocking probability (the probability of failure to find a path between source and destination satisfying QoS constraints) and reduction of computational effort.

Tesis por compendio / La red en el chip (NoC) se han convertido en el elemento clave para la comunicación eficiente entre los núcleos dentro de los chip multiprocesador (CMP). Tanto el uso de aplicaciones paralelas en los CMPs como el incremento de la cantidad de memoria necesitada por las aplicaciones, ha impulsado que la red de comunicación gane una mayor importancia. La NoC es la encargada de transportar toda la información requerida por los núcleos. Además, el incremento en el número de núcleos en los CMPs impulsa las NoC a ser diseñadas de forma escalable, pero al mismo tiempo sin que esto afecte a las prestaciones de la red (latencia y productividad). Por tanto, el diseño de la red en el chip se convierte en crítico. Esta tesis presenta diferentes propuestas que atacan el problema de la mejora de las prestaciones de la red en tres escenarios distintos. Los tres escenarios en los que se centran nuestras propuestas son: 1) NoCs que implementan un algoritmo de encaminamiento adaptativo, 2) escenarios con necesidad de tiempos de acceso a memoria bajos y 3) sistemas con previsión de seguridad a nivel de aplicación. Las primeras propuestas se centran en el aumento de la productividad en la red utilizando algoritmos de encaminamiento adaptativos mediante un mejor uso de los recursos de la red, primera propuesta SUR, y evitando que se ramifique la congestión cuando existe tráfico intenso hacia un único destinatario, segunda propuesta EPC. La tercera y principal contribución de esta tesis se centra la problemática de reducir el tiempo de acceso a memoria. PROSA, mediante un diseño híbrido de conmutación de paquete y conmuntación de circuito, permite reducir la latencia de la red aprovechando la latencia de acceso a memoria para establecer circuitos. De esta forma cuando la información llega a la NoC, esta es servida sin retardos. Por último, la propuesta Token Based TDM se centra en el escenario con redes de interconexión seguras. En este tipo de NoC las aplicaciones esta divididas en dominios y la red debe garantizar que no existen interferencias entre los diferentes dominios para evitar de este modo la intrusión de posibles aplicaciones maliciosas. Token-based TDM permite el aislamiento de los dominios sin tener impacto en el diseño de los conmutados de la NoC. Los resultados obtenidos demuestran como estas propuestas han servido para mejorar las prestaciones de la red en los diferentes escenarios. La implementación y la simulación de las propuestas muestra como mediante el balanceado de la utilización de los recursos de la red, los CMPs con algoritmos de encaminamiento adaptativos son capaces de aumentar el tráfico soportado por la red. Además, el uso de un filtro para limitar el encaminamiento adaptativo en situaciones de congestión previene a los mensajes de la ramificación de la congestión a lo largo de la red. Por otra parte, los resultados demuestran que el uso combinado de la conmutación de paquete y conmutación de circuito reduce muy significativa de la latencia de red acceso a memoria, contribuyendo a una reducción significativa del tiempo de ejecución de la aplicación. Por último, Token-Based TDM incrementa las prestaciones de las redes TDM debido a su alta flexibilidad dado que no requiere ninguna modificación en la red para soportar una cantidad diferente de dominios mientras mejora la latencia de la red y mantiene un aislamiento perfecto entre los tráficos de las aplicaciones. / The Network on Chip (NoC) has become the key element for an efficient communication between cores within the multiprocessor chip (CMP). The use of parallel applications in CMPs and the increase in the amount of memory needed by applications have pushed the network communication to gain importance. The NoC is in charge of transporting all the data needed by the processors cores. Moreover, the increase in the number of cores pushes the NoCs to be designed in a scalable way, but at the same time, without affecting network performance (latency and productivity). Thus, network-on-chip design becomes critical. This thesis presents different proposals that attack the problem of improving the network performance in three different scenarios. The three scenarios in which our proposals are focused are: 1) NoCs with an adaptive routing algorithm, 2) scenarios with low memory access time needs, and 3) high-assurance NoCs. The first proposals focus on increasing network throughput with adaptive routing algorithms via the improvement of the network resources utilization, the first proposal SUR, and avoiding congestion spreading when an intense traffic to a single destination occurs, second proposal ECP. The third one and main contribution of this thesis focuses on the problem of reducing memory access latency. PROSA, through a hybrid circuit-packet switching architecture design, reduces the network latency by getting benefit of the memory access latency slack and to establishing circuits during that delay. In this way the information when arrives to the NoC is served without any delay. Finally, the proposal Token-Based TDM focuses on the scenario with high assurance networks on chips. In this type of NoCs the applications are divided into domains and the network must guarantee that there are no interferences between the different domains avoiding this way intrusion of possible malicious applications. Token-based TDM allows domain isolation with no design impact on NoC routers. The results show how these proposals improve the performance of the network in each different scenario. The implementation and simulations of the proposals show the efficient use of network resources in CMPs with adaptive routing algorithms which leads to an increasement of the injected traffic supported by the network. In addition, using a filter to limit the adaptivity of the routing algorithm under congested situations prevents messages from spreading the congestion along the network. On the other hand, the results show that the combined use of circuit and packet switching reduces the memory access latency significantly, contributing to a significant reduction in application execution time. Finally, Token-Based TDM increases network performance of TDM networks due to its high flexibility and efficient arbitration. Moreover, Token-Based TDM does not require any modification in the network to support a different number of domains while improving latency and keeping a strong traffic isolation from different domains. / La xarxa en el xip (NoC) s'ha convertit en un element clau per a una comunicació eficient entre els diferents nuclis dins d'un xip multiprocessador (CMP). Tant la utilització d'aplicacions paral·leles en el CMP com l'increment de la quantitat de memòria necessitada per les aplicacions, hi ha produït que la xarxa de comunicació tinga una major importància. La NoC és l'encarregada de transportar tota la informació necessària pels nuclis. A més, l'increment del nombre de nuclis dins del CMP fa que la NoC haja de ser dissenyada d'una forma escalable, sense que afecte les prestacions de la xarxa (latència i productivitat). Per tant, el disseny de la xarxa en el xip es converteix crític. Aquesta tesi presenta diferents propostes que ataquen el problema de la millora de les prestacions de la xarxa en tres escenaris distints. Els tres escenaris en els quals se centren les nostres propostes són: 1) NoCs que implementen un algoritme d'encaminament adaptatiu, 2) escenaris amb necessitat de temps baix d'accés a memòria i 3) sistemes amb previsió de seguretat en l'àmbit d'aplicació. Les primeres propostes se centren en l'augment de la productivitat en la xarxa utilitzant algoritmes d'encaminament adaptatiu mitjançant una millor utilització dels recursos de la xarxa, primera proposta SUR, i evitant que es ramifique la congestió quan existeix un trànsit intens cap a un únic destinatari, segona proposta EPC. La tercera i principal contribució d'aquesta tesi es basa en la problemàtica de reduir el temps d'accés a memòria. PROSA, mitjançant un disseny híbrid de commutació de paquet i commutació de circuit, redueix la latència de la xarxa aprofitant la latència d'accés a memòria i establint els circuits durant aquesta latència. D'aquesta forma la informació quan arriba a la NoC pot ser enviada sense cap retràs. Per últim, la proposta Token-based TDM se centra en l'escenari amb xarxes d'interconnexió d'alta seguretat. En aquest tipus de NoC les aplicacions estan dividides en dominis i la xarxa deu garantir que no existeixen interferències entre els diferents dominis per a evitar d'aquesta forma la intrusió de possibles aplicacions malicioses. Token-based TDM permet l'aïllament dels dominis sense tindre impacte en el disseny dels encaminadors de la NoC. Els resultats demostren com aquestes propostes han servit per a millorar les prestacions de la xarxa en els diferents escenaris. La seua implementació i simulació demostra com mitjançant el balancejat de la utilització dels recursos de la xarxa, els CMP amb algoritmes d'encaminament adaptatiu són capaços d'augmentar el trànsit suportat per la xarxa. A més, l'ús d'un filtre per a limitar l'adaptabilitat de l'encaminament adaptatiu en situacions de congestió permet prevenir els missatges de la congestió al llarg de la xarxa. Per altra banda, els resultats demostren que l'ús combinat de la commutació de paquet i commutació de circuit redueix molt significativament de la latència d'accés a memòria, contribuint en una reducció significativa del temps d'execució de l'aplicació. Per últim, Token-based TDM incrementa les prestacions de les xarxes TDM debut a la seua alta flexibilitat donat que no requereix cap modificació en la xarxa per a suportar una quantitat diferent de dominis mentre millora la latència de la xarxa i mantén un aïllament perfecte entre els trànsits de les aplicacions. / Gorgues Alonso, M. (2018). Improving Network-on-Chip Performance in Multi-Core Systems [Tesis doctoral]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/107336 / Compendio

Avec les avancées technologiques et la miniaturisation, le réseau d'interconnexions est devenu de plus en plus dense et complexe. Pour les domaines qui utilisent des applications à forts courants, comme l'automobile, les très fortes densités de courant dans les lignes métalliques peuvent conduire à des phénomènes comme l'électromigration, le voltage drop ou encore les surcharges électriques. La conception des circuits doit donc être réalisée en prenant en compte ces contraintes et en adaptant la largeur des lignes aux courants. Ce travail de thèse a eu comme objectif de développer des solutions pour la prise en compte des contraintes en courant lors de la phase de routage de blocs analogiques fort courants. Après une présentation des phénomènes impliqués et de l'état de l'art, une approche algorithmique pour l'aide au routage est introduite. Une méthode de caractérisation du courant est définie, un algorithme exhaustif de routage est présenté, puis utilisé pour effectuer des recherches de critères d'une bonne topologie. Deux algorithmes sont ensuite étudiés et comparés, un algorithme glouton, servant de référence, et un « Divide & Conquer » original. Il présente une amélioration d'environ 10% pour l'aire, et presque 27% en temps CPU par rapport à l'algorithme glouton. La section suivante s'intéresse à la correction du current crowding, avec une méthode basée sur un ensemble de modèles mathématiques. Enfin, un flot basé sur les solutions développées durant la thèse est présenté et validé. / In deep submicron VLSI circuits, excessive current density in interconnects is a major concern for analog high current application. If current over maximum density is not effectively mitigated, this can lead to phenomena like electromigration, voltage drop and electrical overload. It is a hot topic of interest in modern circuits due to the decrease of metal track sizes while high currents are necessary in automotive or mobile applications. This thesis had as goal to develop solutions for the consideration of the constraints in the current phase of routing analog blocks strong currents. After a presentation of the phenomena and the state of the art, an algorithmic approach to current driven net generation is introduced. A method to characterize the current is defined. Then an exhaustive routing algorithm is presented and used to search criteria for a good topology. Next, two algorithms are studied and compared, first a greedy algorithm, used as a reference, and a "Divide & Conquer" original algorithm. It shows results improved on average by about 10% for area and almost 27% for CPU time compared with existing solution. The next section focuses on current crowding correction, with a method based on a set of mathematical models. Finally, a conception flow based on the developed solutions is introduced and validated.

Submitted by SBI Biblioteca Digital (sbi.bibliotecadigital@puc-campinas.edu.br) on 2018-02-19T18:35:33Z No. of bitstreams: 1 THIAGO DE ALMEIDA CORREIA.pdf: 4124942 bytes, checksum: 5f6dc7a856830e61da5524f9c2986e14 (MD5) / Made available in DSpace on 2018-02-19T18:35:34Z (GMT). No. of bitstreams: 1 THIAGO DE ALMEIDA CORREIA.pdf: 4124942 bytes, checksum: 5f6dc7a856830e61da5524f9c2986e14 (MD5) Previous issue date: 2017-12-15 / Pontif?cia Universidade Cat?lica de Campinas ? PUC Campinas / This document presents a planning and communication strategy in wireless sensor networks for the real-time detection of forest fires. Wireless sensor networks, even being a low-cost technology, can be used for risk applications such as in the forest fire prevention and detection, effectively compared to other technologies more expensive. They can also be used in the monitoring of information that could contribute to diagnose the cause of a particular forest fire. The communication strategy was implemented in a wireless sensor network installed in a eucalyptus forest. In addition to the communication strategy, this project carried out a physical planning of the area, to locate the best points of installation of the sensor nodes. In both tests were used radio modules operating at 915 MHz. The geographic localization of each radio module was planned based on the intensity of the signal received by each module and considering its position within a mesh topology. The effectiveness of the communication strategy was measured through the PER and the average delay. The robustness of the strategy in case of radio module failure were also investigated and evaluated. / No presente trabalho ? apresentada uma estrat?gia comunica??o em redes de sensores sem fio para a detec??o em tempo real de inc?ndios florestais. Redes de sensores sem fios mesmo sendo uma tecnologia de baixo custo, podem ser utilizadas para aplica??es de risco como na preven??o e detec??o de inc?ndios florestais, de forma eficaz comparada com outras tecnologias mais caras. Elas tamb?m podem ser utilizadas na coleta de informa??es contribuindo em diagnosticar a causa de um determinado inc?ndio florestal. A estrat?gia de comunica??o foi implementada em uma rede de sensores sem fio instalada dentro de uma floresta de eucalipto. Al?m da estrat?gia de comunica??o este projeto realizou um planejamento f?sico da ?rea, para localizar os melhores pontos de instala??o dos n?s sensores. Para ambos os testes foram utilizados m?dulos de r?dio operando em 915 MHz. O posicionamento geogr?fico de cada m?dulo de r?dio foi planejado baseando-se na intensidade do sinal recebido por cada m?dulo e considerando o seu posicionamento dentro de uma topologia em malha. A efic?cia da estrat?gia de comunica??o foi mensurada atrav?s dos par?metros: taxa de perda de pacotes, atraso m?dio da coleta e processamento dos pacotes. A robustez da estrat?gia perante falhas do m?dulo de r?dio, tamb?m foi investigada e avaliada.

A crescente demanda de tráfego em redes de acesso pressiona a melhor utilização das redes backbone, que são utilizadas para transporte de grandes taxas de dados em diversos domínios (Sistemas Autônomos, SAs). Com o aumento destas redes, aumenta-se a complexidade de topologia das interligações entre domínios. Desta maneira, roteamento de tráfego e pontos de interconexão de SAs (nós de borda) são questões importantes para o desempenho destas redes, que são operadas por diversos provedores que podem utilizar protocolos de comunicação distintos. Neste sentido, o roteamento interdomínio apresenta desafios como a publicação ou não de informações de parâmetros de rede de SAs e como tratar esta questão de maneira globalizada, com novos protocolos e suas especificações. Em termos de pontos de interconexão de SAs, a especificação dos locais onde enlaces inter-redes são conectados aos domínios são importantes para seu desempenho, já que são responsáveis por toda troca de tráfego entre redes distintas. O trabalho considera redes ópticas opacas e translúcidas em cenário multidomínio com bandas multigranulares. Neste cenário é estudado um algoritmo de roteamento multidomínio. No trabalho também é feito um planejamento, especificando em quais nós serão conectados enlaces interdomínio. A principal contribuição deste trabalho é o estudo de planejamento de enlaces interdomínio, com a proposta de um método para escolha de nós de borda (sistematização), com objetivo de diminuir a probabilidade de bloqueio interdomínio. A sistematização é baseada em estudos de resultados de algoritmo genético desenvolvido para o mesmo propósito e sua utilização diminui em até 42% o bloqueio interdomínio. Um algoritmo de alocação de banda também foi desenvolvido para redes multidomínio, que considera parâmetros da camada de rede e óptica para o cálculo de peso de enlaces para encontrar caminhos ópticos entre nós fonte e destino. Os resultados mostram diminuição de até 35% no bloqueio interdomínio com a modificação feita em algoritmo proposto na literatura. / The huge demand for traffic in last mile networks push the better utilization of backbone networks, which are used to transport large data rates in several domains (Autonomous Systems, ASs). With this growth, the topology complexity of interdomain links increases. Then, traffic routing and interconnection points of ASs (border nodes) are relevant questions for the performance of these networks, which are managed by several providers that can use distinct communications protocols. Thus, the interdomain routing presents challenges such as the decision on publishing or not the network´s parameters from ASs and how to deal with this issue in a global way, with new protocols and its specifications. For interconnection points between ASs, the points where interdomain links are connected are important for their performances, since they are responsible for all traffic exchange between distinct networks. This work considers opaque and translucent optical networks in a multidomain scenario with multigranular data rates. In this scenario a multidomain routing algorithm is studied and a network planning is developed, specifying the nodes where interdomain links are connected. The main contribution of this work is the planning of interdomain links, with the proposal of a method for border nodes selection (systematization), with the objective of decreasing the interdomain blocking probability. The systematization is based on the results from a genetic algorithm developed for the same purpose and its utilization decrease up to 42% of the interdomain blocking. A bandwidth allocation algorithm was also created for multidomain scenarios, that considers parameters from network and optical layer for the link weight calculation in order to find optimal paths. The results show a decreasing of up to 35% for interdomain blocking with a contribution based on literature\'s work.