L'utilisation récente d'une voie originale de croissance cristalline basée sur les mécanismes vapeur-liquide-solide (VLS) à partir d'un bain Ge-Si a permis des améliorations importantes de la qualité cristalline des couches minces hétéroépitaxiales de SiC-3C sur substrats sur substrat α-SiC(0001). Ce travail a pour but d'approfondir les connaissances sur cette technique de croissance, d'améliorer le procédé et de déterminer les propriétés du matériau élaboré. La première partie est dédiée à la compréhension et la maîtrise des différents mécanismes impliqués dans la croissance de SiC-3C par VLS. Cela a notamment permis la détermination des paramètres limitant la taille des échantillons et la démonstration des avantages à utiliser des alliages fondus contant 50 at% de Ge au lieu de 75 at%. Une étude de la croissance latérale sur substrats patternés a donné des indications intéressantes pouvant être intégrées dans le modèle d'élimination des macles. L'incorporation intentionnelle et non intentionnelle de dopants de type n et p pendant la croissance VLS a été suivie. Pour le dopage n, nous avons démontré l'existence d'un lien clair entre l'impureté N et la stabilisation du polytype SiC-3C. En outre, nous avons réussi à abaisser le dopage résiduel n des couches en dessous de 1x1017 cm-3. Pour le dopage p, le meilleur élément n'est pas le Ga mais l'Al, même s'il doit être ajouté à un alliage de type Si-Ge pour éviter l'homoépitaxie. Enfin, ces couches ont été caractérisées optiquement et électriquement par différentes techniques. Les mesures C-V et G-V ont permis d'estimer une concentration très faible (7×109 cm-2) de charges fixes dans l'oxyde SiO2 ainsi qu'une densité d'états d'interface aussi basse que 1.2×1010 cm-2eV-1 à 0.63 eV sous la bande de conduction. Ces valeurs record sont une très bonne base pour le développement d'un composant de type MOSFET en SiC-3C / Recently, the use of an original growth approach based on vapour-liquid-solid (VLS) mechanism with Ge-Si melts has led to significant improvement of the crystalline quality of the 3C-SiC thin layers heteroepitaxially grown on α-SiC(0001) substrate. This work tries to deepen the knowledge of such specific growth method, to improve the process and to determine the properties of the grown material. The first part was dedicated to the understanding and mastering of the various mechanisms involved in 3C-SiC growth by VLS mechanism. This led to the determination of the parameters limiting sample size and the demonstration of the benefits of using 50 at% Ge instead of 75 at% Ge melts. A study of lateral enlargement on patterned substrates gave some interesting hints which can be integrated in the model of twin defect elimination. The incorporation of non intentional and intentional n- and p-type dopants during VLS growth was studied. For n-type doping, a clear link between N impurity and 3C polytype stability was demonstrated. Besides, high purity layers with residual n-type doping below 1x1017 cm-3 were achieved. For p-type doping, the best element was shown to be Al and not Ga, even if it has to be alloyed with Ge-Si melts to avoid homoepitaxial growth. Finally, these layers were characterised by several optical and electrical means like Raman spectroscopy, low temperature photoluminescence, deep leveltransient spectroscopy and MOS capacitors measurements. Very low concentrationsof fixed oxide charges estimated about 7×109 cm-2 and interface states densities Dit equal to 1.2×1010 cm-2eV-1at 0.63 eV below the conduction band have been achieved. These record values are a very good base toward 3C-SiC MOSFET

Le carbure de silicium (SiC) est un semi-conducteur à large bande d’énergie interdite, remarquable par ses propriétés physiques situées à mi-chemin entre le silicium et le diamant. Ceci suscite actuellement un fort intérêt industriel pour son utilisation dans la fabrication de composants susceptibles de fonctionner dans des conditions extrêmes : forte puissance et haute température. Les travaux de thèse se sont focalisés sur la levée de verrous technologiques pour réaliser des composants latéraux de type JFET (Junction Field Effect Transistor) et les intégrer monolithiquement dans des substrats SiC-4H. L’objectif est de réaliser un bras d’onduleur intégré en SiC avec deux étages commande et puissance. Dans un premier temps, nous avons entamé cette thèse par une caractérisation de deux lots de composants JFET latéraux à canaux N et P réalisés dans le cadre de deux projets ANR précédents cette thèse. De cette étude nous avons extrait plusieurs points positifs, comme celui qui concerne la tenue en tension des JFET de puissance et l’intégration monolithique des JFET basse tension. Mais, nous avons aussi mis en évidence, la nécessité d’optimiser la structure de composants et d’améliorer certaines étapes technologiques, principalement, la définition des canaux par implantation ionique, le contact ohmique et la gravure profonde. Des études approfondies pour réaliser le contact ohmique sur SiC type P et des procédés pour réaliser une gravure profonde dans le SiC ont été développés. Ces études ont permis d’obtenir une faible résistance de contact comparable à l’état de l’art mondial, d’avoir des calibres en courant plus élevés et par conséquent une meilleure modulation. Pour la gravure, un masque dur à base de silicium et nickel (NiSi), nous a permis de mettre en place un procédé original qui permet des gravures profondes du SiC et réaliser les structures intégrés des JFET. L’ensemble de ces améliorations technologiques nous a permis d’obtenir des nouveaux lots de composants JFET P et N intégrés sur la même puce, avec des meilleures performances par rapport aux précédentes réalisations, notamment avec une conduction dans les canaux 10 à 100 fois plus importante. Nous avons également obtenu une modulation du courant Ids en fonction de la tension Vgs sur un nombre très important de JFET en augmentant significativement le rendement par rapport aux lots précédents. / Silicon carbide (SiC) a semiconductor is as wide band gap, notable for its physical properties located between silicon and diamond. The inherent properties of silicon carbide (SiC) high thermal conductivity, and high breakdown voltage make it a very promising material for high power, high temperature and high-frequency device applications. The thesis focused on the removal of technological barriers to achieve lateral components JFET (Junction Field Effect Transistor) and monolithically integrated in SiC-4H substrates. The objective is to realize an arm of inverter integrated there SIC with two floors command and power. Initially, we started this thesis by a characterization of two lots of components JFET with channels N and P realized during two previous ANR this thesis. In this study, we extracted several positive points, such, the breakdown voltage of the JFET power and monolithic integration of low voltage JFET. But we have also highlighted the need to optimize the structure of components and improve some technological steps, mainly the definition channels by ion implantation, the ohmic contact and deep etching. Extensive to achieve ohmic contact on SiC P type and methods for performing deep etching in SiC studies have been developed. These studies have resulted in a low resistance comparable to the state of the art world contact, having sizes in higher current and therefore a better modulation. For etching, a hard mask to silicon and nickel (NiSi) has enabled us to develop a novel method that allows deep etching of SiC JFETs achieve integrated structures. All these technological improvements allowed us to get new batches of P and N JFET integrated on the same chip components with better performance compared to previous achievements, especially with conduction channels 10 to 100 times important. We also got a modulation current Ids as a function of the voltage Vgs on a large number of JFET significantly increasing the performance compared to previous batches.