Οι συνεχώς αυξανόμενες ανάγκες της σημερινής αγοράς για φορητές ηλεκτρονικές συσκευές και τηλεπικοινωνιακά συστήματα χαμηλής τάσης τροφοδοσίας και χαμηλής κατανάλωσης ισχύος, καθιστά απαραίτητη τη σχεδίαση ενεργών βαθμίδων οι οποίες θα είναι ικανές να λειτουργήσουν σε ένα περιβάλλον όπου μία απλή τάση τροφοδοσίας μικρότερη ή ίση με 1.5V είναι διαθέσιμη. Έτσι, στην εργασία αυτή θα γίνει μια μελέτη διαφορετικών ενεργών βαθμίδων που δύνανται να λειτουργήσουν στο περιβάλλον αυτό, συγκρίνοντας τις δυνατότητες τους. Η μελέτη αυτή αφορά στις ενεργές βαθμίδες CCII και CFOA, καθώς και σε παραλλαγές τους που αφορούν στη λειτουργία των βαθμίδων αυτών με διαφορική τάση εισόδου (DVCCII και DVCFOA).Απώτερος σκοπός της σύγκρισης των βαθμίδων αυτών, αποτελεί η εφαρμογή τους στη σχεδίαση και υλοποίηση μιγαδικών φίλτρων. Έτσι, έπειτα από μία πλήρη περιγραφή των μιγαδικών φίλτρων ώστε να κατανοηθεί η λειτουργία τους, αλλά και των προβλημάτων που εισάγουν την ανάγκη χρήσης τέτοιων φίλτρων, θα μελετηθεί η χρησιμότητα καθεμιάς από τις παραπάνω ενεργές βαθμίδες στη σχεδίαση μιγαδικών φίλτρων ανώτερης τάξης, τα οποία πληρούν τις προδιαγραφές της εκάστοτε τεχνολογίας. Συγκεκριμένα θα γίνει η σχεδίαση και υλοποίηση ενός μιγαδικού φίλτρου 12ης τάξης ικανού να λειτουργεί (κατ’ επιλογή) τόσο για ένα κανάλι μετάδοσης μέσω του πρωτοκόλλου Bluetooth, όσο και για ένα κανάλι μετάδοσης μέσω του πρωτοκόλλου ZigBee.Τελικό βήμα της εργασίας, αποτελεί η φυσική σχεδίαση του κυκλώματος που θα προκύψει, ώστε να επαληθευτεί η ορθή λειτουργία του σε ένα περισσότερο ρεαλιστικό περιβάλλον. / The ever-increasing needs of today's market for portable electronic devices and telecommunication systems of low voltage and low power consumption, necessitates the design of active building blocks that are likely to operate in an environment where a single supply voltage less than or equal to 1.5V is available. Thus, this work will be a study of different active building blocks that may operate in this environment, comparing their abilities. The study refers to active building blocks CCII and CFOA, as well as variations related to their operation involving differential input voltage (DVCCII and DVCFOA). The ultimate goal of comparing these blocks is their application in the design and implementation of complex filters. Thus, after a full description of complex filters to understand their functioning and the problems that introduce the need to use such filters, the usefulness of each of these blocks will be studied in the design of higher-order complex filters, which meet the specifications of each technology. In particular a 12th order complex filter able to function (optional) for both a transmission channel over Bluetooth Protocol, and a transmission channel over ZigBee Protocol, will be designed and implemented. Final step of the work is the physical layout of the circuit, so as to verify the proper functioning in a more realistic environment.

Στην παρούσα Διπλωματική Εργασία μελετάται και αναλύεται η Ηλεκτρομαγνητική συμπεριφορά βασικών κυκλωμάτων και στοιχείων, τα οποία απαντώνται πάνω σε Πλακέτες Τυπωμένων Κυκλωμάτων. Η σχεδίαση και ανάλυση των μοντέλων γίνεται χρησιμοποιώντας τα Ηλεκτρομαγνητικά λογισμικά πακέτα της Agilent, ΕΜPro και ADS, ενώ για τον υπολογισμό χρήσιμων παραμέτρων χρησιμοποιείται η ελεύθερη εφαρμογή της Agilent, Appcad και η εφαρμογή Linecalc, η οποία είναι ενσωματωμένη στο ADS. Αρχικά, γίνεται μια σύντομη αναφορά στις σύγχρονες τάσεις που επικρατούν στην περιοχή των Τυπωμένων Κυκλωμάτων και περιγράφεται η χρησιμότητα των τοπολογιών που αναλύονται. Επιπροσθέτως, αναφέρεται η αναγκαιότητα και οι περιπτώσεις κατά τις οποίες είναι απαραίτητη η διεξαγωγή ηλεκτρομαγνητικής ανάλυσης των κυκλωμάτων, αλλά και τα προτερήματα που αυτή προσφέρει. Παρουσιάζεται η χρησιμότητα και αναλύεται η δομή μιας μαιανδρικής μικροταινιακής γραμμής εισαγωγής καθυστερήσεως και συγκρίνονται οι εκπομπές της ως προς τις εκπομπές μιας ευθείας μικροταινιακής γραμμής. Έπειτα, μελετάται η κατανομή του ρεύματος στο επίπεδο αναφοράς μιας απλούστερης γεωμετρίας μαιανδρικής μικροταινιακής γραμμής και παρουσιάζονται φαινόμενα περισσότερο αισθητά σε υψηλές συχνότητες. Έπειτα, μελετώνται οι εκπομπές από μια γεωμετρία μικροταινιακής γραμμής, η οποία διασχίζει σχισμή στο επίπεδο αναφοράς. Επίσης, μελετάται η συμπεριφορά μικροταινιακής γραμμής ευρισκόμενης στο χείλος μιας πλακέτας. Επιπλέον, μελετάται ένα πρόβλημα σχεδιάσεως αποτελεσματικής ηλεκτρομαγνητικής θωρακίσεως και υπολογίζεται η αποδοτικότης της θωρακίσεως. Σε επόμενο κεφάλαιο, μελετάται η επίδραση ασυνεχειών ευρισκόμενων σε μια δομή μικροταινιακής γραμμής και σχεδιάζεται ένα μεταϋλικό, ενώ παράλληλα προσδιορίζονται χαρακτηριστικές παράμετροι της δομής. Ακολούθως, σχεδιάζονται τρία είδη δομών που περιλαμβάνουν οπές via. Αυτές είναι: μία απλή via , μια δομή διαφορικών via και μια εφαρμογή απομονώσεως δυο συζευγμένων ταινιογραμμών χρήσει ενός φράχτη από οπές via. Τέλος, προσομοιώνεται η λειτουργία μιας πραγματικής πλακέτας και υπολογίζονται οι ηλεκτρομαγνητικές της εκπομπές στο μακρινό πεδίο. Παράλληλα, παρουσιάζονται ορισμένα στατιστικά του χρόνου εκτελέσεως και των απαιτούμενων πόρων για την προσομοίωση, γίνονται σχόλια και επισημάνσεις που αφορούν στα χαρακτηριστικά των χρησιμοποιούμενων αλγορίθμων για τη διεξαγωγή μετεπεξεργασίας των δεδομένων και δίνονται χρήσιμες συμβουλές όσον αφορά σε χαρακτηριστικά του λογισμικού Προσομοιώσεως και σε δυνατότητες επιταχύνσεως της Προσομοιώσεως που προσφέρονται από το ίδιο το λογισμικό. / -

The 21st century is considered as the era of mass communication and electronic information exchange. There is a dramatic increase in electronic communications and e-transactions worldwide. However, this advancement results in the appearance of many security issues, especially when the exchanged information is sensitive and/or confidential. A significant aspect of security is authentication, which in most of the cases is provided through a cryptographic hash function. As happens for the majority of security primitives, software design and implementation of hash functions is becoming more prevalent today. However, hardware is the embodiment of choice for military and safety-critical commercial applications due to the physical protection and increased performance that they offer. Hence, similarly to general hardware designs, regarding cryptographic hash function ones, three crucial issues, among others, arise: performance, reliability, and flexibility. In this PhD dissertation, hardware solutions regarding cryptographic hash functions, addressing the aforementionted three crucial issues are proposed. Specifically, a design methodology for developing high-throughput and area-efficient sole hardware architectures of the most widely-used cryptographic hash families, i.e. the SHA-1 and SHA-2, is proposed. This methodology incorporates several algorithmic-, system-, and circuit-level techniques in an efficient, recursive way, exploiting the changes in the design’s graph dependencies that are resulted by a technique’s application. Additionally, high-throughput and area-efficient hardware designs for the above families as well as new ones (e.g. JH and Skein), are also proposed. These architectures outperform significantly all the similar ones existing in the literature. Furthermore, a design methodology for developing Totally Self-Checking (TSC) architectures of the most widely-used cryptographic hash families, namely the SHA-1 and SHA-2 ones is proposed for the first time. As any RTL architecture for the above hash families is composed by similar functional blocks, the proposed methodology is general and can be applied to any RTL architecture of the SHA-1 and SHA-2 families. Based on the above methodology, TSC architectures of the two representatice hash functions, i.e. SHA-1 and SHA-256, are provided, which are significantlty more efficient in terms of Throughput/Area, Area, and Power than the corresponding ones that are derived using only hardware redundancy. Moreover, a design methodology for developing hardware architectures that realize more than one cryptographic hash function (mutli-mode architectures) with reasonable throughput and area penalty is proposed. Due to the fact that any architecture for the above hash families is composed by similar functional blocks, the proposed methodology can be applied to any RTL architecture of the SHA-1 and SHA-2 families. The flow exploits specific features appeared in SHA-1 and SHA-2 families and for that reason it is tailored to produce optimized multi-mode architectures for them. Based on the above methodology, two multi-mode architectures, namely a SHA256/512 and a SHA1/256/512, are introduced. They achieve high throughput rates, outperforming all the existing similar ones in terms of throughput/area cost factor. At the same time, they are area-efficient. Specifically, they occupy less area compared to the corresponding architectures that are derived by simply designing the sole hash cores together and feeding them to a commercial FPGA synthesis/P&R/mapping tool. Finally, the extracted knowledge from the above research activities was exploited in three additional works that deal with: (a) a data locality methodology for matrix–matrix multiplication, (b) a methodology for Speeding-Up Fast Fourier Transform focusing on memory architecture utilization, and (c) a near-optimal microprocessor & accelerators co-design with latency & throughput constraints. / Ο 21ος αιώνας θεωρείται η εποχή της μαζικής επικοινωνίας και της ηλεκτρονικής πληροφορίας. Υπάρχει μία δραματική αύξηση των τηλεπικοινωνιών και των ηλεκτρονικών συναλλαγών σε όλο τον κόσμο. Αυτές οι ηλεκτρονικές επικοινωνίες και συναλλαγές ποικίλουν από αποστολή και λήψη πακέτων δεδομένων μέσω του Διαδικτύου ή αποθήκευση πολυμεσικών δεδομένων, έως και κρίσιμες οικονομικές ή/και στρατιωτικές υπηρεσίες. Όμως, αυτή η εξέλιξη αναδεικνύει την ανάγκη για περισσότερη ασφάλεια, ιδιαίτερα στις περιπτώσεις όπου οι πληροφορίες που ανταλλάσονται αφορούν ευαίσθητα ή/και εμπιστευτικά δεδομένα. Σε αυτές τις περιπτώσεις, η ασφάλεια θεωρείται αναπόσπαστο χαρακτηριστικό των εμπλεκομένων εφαρμογών και συστημάτων. Οι συναρτήσεις κατακερματισμού παίζουν έναν πολύ σημαντικό ρόλο στον τομέα της ασφάλειας και, όπως συμβαίνει στην πλειοψηφία των βασικών αλγορίθμων ασφαλείας, οι υλοποιήσεις σε λογισμικό (software) επικρατούν στις μέρες μας. Παρόλα αυτά, οι υλοποιήσεις σε υλικό (hardware) είναι η κύρια επιλογή οσον αφορά στρατιωτικές εφαρμογές και εμπορικές εφαρμογές κρίσιμης ασφάλειας. Η NSA, για παράδειγμα, εξουσιοδοτεί μόνο υλοποιήσεις σε υλικό. Αυτό γιατί οι υλοποιήσεις σε υλικό είναι πολύ γρηγορότερες από τις αντίστοιχες σε λογισμικό, ενώ προσφέρουν και υψηλά επίπεδα «φυσικής» ασφάλειας λόγω κατασκευής. Έτσι, όσον αφορά τις κρυπτογραφικές συναρτήσεις κατακερματισμού, όπως ίσχυει γενικά στις υλοποιήσεις υλικού, ανακύπτουν τρία (ανάμεσα σε άλλα) κύρια θέματα: Επιδόσεις, Αξιοπιστία, Ευελιξία. Σκοπός της παρούσας διατριβής είναι να παράσχει λύσεις υλοποίησης σε υλικό για κρυπτογραφικές συναρτήσεις κατακερματισμού, στοχεύοντας στα τρία κύρια ζητήματα που αφορούν υλοποιήσεις σε υλικό, τα οποία και προαναφέρθηκαν (Επιδόσεις, Αξιοπιστία, Ευελιξία). Συγκεκριμένα, προτείνονται μεθοδολογίες σχεδιασμού αρχιτεκτονικών υλικού (καθώς και οι αρχιτεκτονικές αυτές καθαυτές) για τις οικογένειες SHA-1 και SHA-2 οι οποίες επιτυγχάνουν υψηλή ρυθμαπόδοση με λογική αύξηση της επιφάνειας ολοκλήρωσης. Επίσης, προτείνονται αρχιτεκτονικές οι οποίες επιτυγχάνουν υψηλή ρυθμαπόδοση με λογική αύξηση της επιφάνειας ολοκλήρωσης για νέες κρυπτογραφικές συναρτήσεις, δηλαδή για τις JH και Skein. Ακόμα, προτείνονται μεθοδολογίες σχεδιασμού αρχιτεκτονικών υλικού (καθώς και οι αρχιτεκτονικές αυτές καθαυτές) για τις οικογένειες SHA-1 και SHA-2 οι οποίες έχουν τη δυνατότητα να ανιχνέυουν πιθανά λάθη κατά τη λειτουργία τους ενώ επιτυγχάνουν υψηλή ρυθμαπόδοση με λογική αύξηση της επιφάνειας ολοκλήρωσης. Τέλος, προτείνονται μεθοδολογίες σχεδιασμού πολύ-τροπων αρχιτεκτονικών υλικού (καθώς και οι αρχιτεκτονικές αυτές καθ’αυτές) για τις οικογένειες SHA-1 και SHA-2 οι οποίες έχουν τη δυνατότητα να υποστηρίξουν παραπάνω από μία συνάρτηση ενώ επιτυγχάνουν υψηλή ρυθμαπόδοση με λογική αύξηση της επιφάνειας ολοκλήρωσης.

Η υλοποίηση αποδοτικών αριθμητικών κυκλωμάτων αποτελεί ένα ανοικτό πεδίο έρευνας καθώς η συνεχής εξέλιξη της τεχνολογίας απαιτεί την επανεκτίμηση των μεθόδων σχεδίασής τους, ενώ παράλληλα δημιουργεί νέους τομείς εφαρμογής τους. Ο τεράστιος όγκος πληροφορίας και η ανάγκη γρήγορης επεξεργασίας της έχει οδηγήσει στην ανάγκη αύξησης της συχνότητας λειτουργίας των αντίστοιχων κυκλωμάτων. Μεγάλης σημασίας παραμένει επίσης η ανάγκη για τη μείωση της κατανάλωσης ισχύος των συστημάτων αυτών, αλλά και του κόστους τους, που συνδέονται άμεσα με την επιφάνεια ολοκλήρωσής τους. Η ικανοποίηση των παραμέτρων αυτών επιτάσσει σε διάφορες περιπτώσεις την υιοθέτηση αριθμητικών συστημάτων, πέραν του συμβατικού δυαδικού συστήματος. Χαρακτηριστικά παραδείγματα αποτελούν το Αριθμητικό Σύστημα Υπολοίπων (Residue Number System – RNS) όπως επίσης και τα αριθμητικά συστήματα πλεοναζουσών αναπαραστάσεων (redundant number systems). Η διδακτορική αυτή διατριβή ασχολείται με την υλοποίηση αποδοτικών κυκλωμάτων για το Αριθμητικό Σύστημα Υπολοίπων, με την έρευνα να επικεντρώνεται στην υιοθέτηση τόσο πλεοναζουσών όσο και μη-πλεοναζουσών αναπαραστάσεων στα διάφορα κανάλια επεξεργασίας του. Το πρώτο μέρος της διατριβής έχει ως στόχο τη σχεδίαση αποδοτικών κυκλωμάτων υπολοίπων με χρήση μη-πλεοναζουσών αναπαραστάσεων τόσο για τις κύριες-βασικές αριθμητικές πράξεις (πρόσθεση, πολλαπλασιασμός) όσο και για τις δευτερεύουσες-βοηθητικές (αφαίρεση, ύψωση σε δύναμη) πράξεις. Συγκεκριμένα, παρουσιάζονται κυκλώματα αφαίρεσης και πρόσθεσης/αφαίρεσης για κανάλια υπολοίπου της μορφής 2^n+-1, κυκλώματα πολλαπλασιασμού με σταθερά για το σύνολο διαιρετών {2^n-1, 2^n, 2^n+1} καθώς και κυκλώματα Booth πολλαπλασιασμού προγραμματιζόμενης λογικής για τα κανάλια υπολοίπου 2^n+-1. Επιπλέον, παρουσιάζονται κυκλώματα ύψωσης στον κύβο για το κανάλι υπολοίπου 2^n-1. Προτείνεται επίσης μια οικογένεια αριθμητικών κυκλωμάτων (αθροιστές, αφαιρέτες, πολλαπλασιαστές, κυκλώματα ύψωσης στο τετράγωνο) υπολοίπου 2^n+1 για την αναπαράσταση ελάττωσης κατά 1, που ενσωματώνουν τη μετατροπή του αποτελέσματος στην κανονική αναπαράσταση μέσα στην αρχιτεκτονική τους, ενώ παρουσιάζεται και μία ενιαία μεθοδολογία σχεδίασης κυκλωμάτων ανάστροφης μετατροπής για σύνολα διαιρετών με κανάλια της μορφής 2^n+1 που υιοθετούν την αναπαράσταση ελάττωσης κατά 1. Τέλος, διερευνούνται και οι διαιρέτες της μορφής 2^n-2 και προτείνονται για αυτούς αποδοτικές αρχιτεκτονικές κυκλωμάτων πρόσθεσης, πολλαπλασιασμού, ύψωσης στο τετράγωνο και ευθείας μετατροπής. Στο δεύτερο μέρος της διατριβής το ενδιαφέρον εστιάζεται σε μία διαφορετική κατηγορία αναπαραστάσεων, οι οποίες παρέχουν περισσότερους από ένα δυνατούς τρόπους κωδικοποίησης των εντέλων τους. Οι πλεονάζουσες αυτές αναπαραστάσεις παρουσιάζουν συγκεκριμένα χαρακτηριστικά, όπως η δυνατότητα εξισορρόπησης ταχύτητας και επιφάνειας υλοποίησης. Στη διατριβή εξετάζονται τρεις πλεονάζουσες αναπαραστάσεις για το Αριθμητικό Σύστημα Υπολοίπων με κανάλια διαιρετών της μορφής 2^n+-1 και παρουσιάζεται μία γενικευμένη μεθοδολογία διαχείρισης των ψηφίων τους, η οποία εφαρμόζεται στη σχεδίαση κυκλωμάτων μετατροπής. Στο τελευταίο μέρος περιγράφονται δύο εφαρμογές συστημάτων που βασίζονται στο Αριθμητικό Σύστημα Υπολοίπων. Αναλυτικότερα, σχεδιάζεται και υλοποιείται ένα σύστημα ανίχνευσης ακμών σε εικόνα με ένα στάδιο προ-επεξεργασίας για μείωση του θορύβου καθώς και τρία φίλτρα πεπερασμένης κρουστικής απόκρισης. / The implementation of efficient arithmetic circuits has always been an open field for research, since the technology evolves rapidly, demanding the reevaluation of their design methods. At the same time this continuous evolution opens new research areas for these circuits. The need for fast processing of a vast amount of information demands an increase of the operational frequency of the corresponding circuits, while at the same time low power consumption, low cost and therefore low area remain of crucial importance. Meeting these needs in arithmetic circuits usually implies the employment of alternative, non-binary number systems. Such examples are the Residue Number System (RNS) and number systems with redundant representations. The subject of this PhD dissertation is the implementation of efficient arithmetic circuits for the RNS emphasizing both in redundant and not redundant representations. The first part of the dissertation deals with the design of efficient non-redundant arithmetic circuits for main arithmetic operations such as addition and multiplication that are met in every processing system, as well as for auxiliary operations like subtraction, squaring and cubing. Specifically, the circuits presented include subtractors and adders/subtractors for the moduli channels of the 2^n+-1 form, single-constant multipliers for the {2^n-1, 2^n, 2^n+1} moduli set, configurable modulo 2^n +-1 Booth-encoded multipliers as well as modulo 2^n-1 cubing units. Furthermore, a family of diminished-1 modulo 2^n+1 arithmetic circuits (adders, subtractors, multipliers and squarers) is also presented, that produces the respective result directly to weighted (normal) representation, embedding that way the conversion process between these two representations. The design of efficient Residue-to-Binary converters is also considered and a novel generic methodology is proposed for the systematic design of those circuits. The modulo 2^n-2 channel is also investigated and an arithmetic processing framework is proposed including adders, multipliers, squarers and Binary-to-Residue converters. In the second part, we focus on a different category of representations, where operands can be encoded in more than one ways. Such representations offer certain characteristics such as a tradeoff between area and speed. In particular, we consider three redundant representations for the RNS processing channels of the 2^n+-1 form, which are the most common choice. A generic methodology is presented for treating their digits in order to design efficient converters for them. The last part of the dissertation presents two applications that are implemented entirely in the RNS domain. Their architectures rely on the proposed arithmetic circuits. The first application is an image edge detector with a pre-processing noise filtering stage. The second application involves the design of three Finite Impulse Response (FIR) filters.

Η παρούσα Διπλωματική Εργασία εστίασε το ενδιαφέρον της στην διερεύνηση των μοντέλων για νευρώνες (neuron models) ικανών να μιμηθούν την φυσική λειτουργία των βιολογικών νευρώνων. Συγκεκριμένα, έγινε μελέτη κάποιων μοντέλων για νευρώνες που παρουσιαστήκαν τα τελευταία χρόνια και στην συνέχεια, σχεδιάστηκε και υλοποιήθηκε ένα από τα μοντέλα αυτά κάνοντας χρήση κυκλωμάτων χαμηλής τάσης τροφοδοσίας στο πεδίο του υπερβολικού ημιτόνου (Sinh-Domain). Η γρήγορη ανάπτυξη της μικροηλεκτρονικής στην υλοποίηση συστημάτων υψηλής αξιοπιστίας και απόδοσης μικρού βάρους και όγκου όπως φορητών ηλεκτρονικών πολυμέσων, επικοινωνιών, βιοϊατρικών συσκευών, ωθεί στην σχεδίαση των ολοκληρωμένων κυκλωμάτων που τα απαρτίζουν με μειωμένη κατανάλωση ισχύος και κατ’ επέκταση χαμηλής τάσης τροφοδοσίας. Αρχικά, γίνεται μια εισαγωγή για τη σχεδίαση ολοκληρωμένων κυκλωμάτων για λειτουργία σε περιβάλλον χαμηλής τάσης τροφοδοσίας. Ακολούθως, δίνεται η περιγραφή της δομής και της λειτουργίας ενός βιολογικού νευρώνα και στην συνέχεια η περιγραφή των δύο βασικών μοντέλων νευρώνα (neuron models) που μελετήθηκαν στα πλαίσια της συγκεκριμένης εργασίας. Επίσης, παρουσιάζεται μία πρόσφατη υλοποίηση του βασικού μοντέλου νευρώνα των Mihalas και Niebur που ερευνάται στα πλαίσια της παρούσας εργασίας, στο πεδίο του λογαρίθμου καθώς και τα μοτίβα αιχμών τα οποία είναι ικανό να παράγει το συγκεκριμένο μοντέλο στο πεδίο του λογαρίθμου. Τον πυρήνα στην σχεδίαση των συγκεκριμένων μοντέλων για νευρώνες που μελετώνται, αποτελεί η τοπολογία του Tau-Cell. Η συγκεκριμένη βαθμίδα χρησιμοποιείται για την συστηματική σχεδίαση φίλτρων στο πεδίο του λογαρίθμου (Log-Domain filters). Έπειτα, αναλύεται η μέθοδος σχεδίασης κυκλωμάτων, και συγκεκριμένα φίλτρων, χαμηλής τάσης τροφοδοσίας στο πεδίο του υπερβολικού ημιτόνου (Sinh-Domain). Παρουσιάζονται οι βασικούς τελεστές καθώς και τα βασικά cells, για την σχεδίαση κυκλωμάτων στο πεδίο του υπερβολικού ημιτόνου (Sinh-Domain). Στην συνέχεια, περιγράφεται η σχεδίαση της τοπολογίας του Tau-Cell η οποία όπως αναφέραμε, αποτελεί τον πυρήνα στην υλοποίηση μοντέλων για νευρώνες, στο πεδίο του υπερβολικού ημιτόνου και επιβεβαιώνεται η ορθή λειτουργία της συγκεκριμένης βαθμίδας, με την σχεδίαση και εξομοίωση φίλτρων στο πεδίο του υπερβολικού ημιτόνου, με βασικό στοιχείο το Tau-Cell στο Analog Design Environment του λογισμικού της Cadence σε τεχνολογία της AMS CMOS 0.35μm. Αφότου έχει ολοκληρωθεί η σχεδίαση του Tau-Cell στο πεδίο του υπερβολικού ημιτόνου, περιγράφεται στην συνέχεια η υλοποίηση του μοντέλου νευρώνα των Mihalas και Niebur στο πεδίο του υπερβολικού ημιτόνου. Κάνοντας χρήση της βαθμίδας του Tau-Cell στο πεδίο του υπερβολικού ημιτόνου, γίνεται η υλοποίηση και στην συνέχεια η εξομοίωση, δύο βασικών κυκλωμάτων του μοντέλου, με βάση την ήδη υπάρχουσα υλοποίηση τους στο πεδίο του λογαρίθμου, ικανών να παράγουν διάφορα μοτίβα αιχμών (spiking patterns) με βάση το συγκεκριμένο μοντέλο του νευρώνα. Η ορθή λειτουργία των δύο αυτών κυκλωμάτων του μοντέλου με βάση τα μοτίβα αιχμών (spiking patterns) που είναι ικανά να παράγουν, επιβεβαιώνεται από τις εξομοιώσεις στο περιβάλλον του Analog Design Environment του λογισμικού της Cadence σε τεχνολογία της AMS CMOS 0.35μm. Τέλος, παρουσιάζεται η φυσική σχεδίαση (layout) των δύο βασικών κυκλωμάτων του μοντέλου νευρώνα καθώς και τα αποτελέσματα από την post-layout εξομοίωση του μοντέλου. Η φυσική σχεδίαση πραγματοποιήθηκε μέσω του λογισμικού Cadence το οποίο και περιέχει το περιβάλλον φυσικής σχεδίασης αναλογικών ηλεκτρονικών κυκλωμάτων Virtuoso Layout Editor. Η τεχνολογία που χρησιμοποιήθηκε αναφέρεται ως AMS C35D4 CMOS διαστάσεων 0.35μm. / This present M.Sc. Thesis is focused its interest in the study of neuron models that emulate the physical behavior of biological neurons. More specifically, we present a study of some neuron models that have been presented the last years and we proceed with the design and the implementation one of them using low voltage circuits in the Sinh-Domain. Τhe radical technological developments of microelectronics in the systems implementation with high reliability and performance, such as portable electronic devices for multimedia, communications and biomedical systems, demand the design of integrated circuits with reduced power consumption and thus low voltage supply. Initially, an introduction for the design of integrated circuits in low voltage environment is given and, also, the description of the structure and behavior of a biological neuron. Next, an analysis of two recently introduced neuron models realized in the Log-Domain, from which the Mihalas and Niebur neuron model constitutes the basic model studied in the context of this work and, also, the basic spiking patterns, that this implementation of the Mihalas-Niebur neuron model is capable of producing. The core in the implementation of this neuron models, is the topology of Tau-Cell. The topology of Tau-Cell is used for the systematic design of filters in the Log-Domain. Thereafter, is given an analysis of the method of designing low voltage circuits and more specifically filters, in the Sinh-Domain. The basic operators and the principal cells, for designing circuits in the Sinh-Domain are presented. Then, the design and implementation of the Tau-Cell topology which as mentioned is the core for the implementation of neuron models, is realized in the Sinh-Domain. The proper operation of this topology is confirmed through the design and simulation of filters in the Sinh-Domain, in the Analog Design Environment of Cadence using the AMS CMOS 0.35μm technology. After the design of the Tau-Cell in the Sinh-Domain, we continue with the implementation of the Mihalas-Niebur neuron model. Using the topology of Tau-Cell in the Sinh-Domain, we proceed with the implementation and the simulation of the basic two topologies of the neuron model based on the existing implementation in the Log-Domain. The implemented topologies of the neuron are capable of producing spiking patterns based to the Mihalas-Niebur neuron model. The proper operation of these topologies based on the spiking patterns that are capable of producing, is confirmed through the design and simulation in the Sinh-Domain, in the Analog Design Environment of Cadence using the AMS CMOS 0.35μm technology. Finally, is presented the layout design of the main two topologies of the neuron model and also the results of the post-layout simulations. The layout was conducted via the Cadence software through Virtuoso Layout Editor. The technology used is referred as AMS C35D4 CMOS in 0.35μm dimensions.

The electronics industry has developed incredibly in last few years and the need for low voltage and low power consuming devices is reflected with its growth. A small extension in battery life can be reflected in an order of magnitude in terms of retail prices. From multimedia gadgets (like laptops, mobiles, notebook etc.) to the biomedical device, all applications have seen a rapid advancement. All these devices need a low voltage and low power transceiver to connect with the wireless networks. This PhD thesis is focused on the development of new designing techniques for low voltage, low power integrated circuits, having close attention on circuits suitable for analog devices. The vast majority of high performance analog circuit cells realized in metal–oxide–semiconductor field-effect transistor (MOSFET) technologies traditionally exploits transistors operating in saturation. Meanwhile there exists a region of weak inversion, which was left unexploited until recently, where the behavior of a MOS transistor is similar to a bipolar transistor in qualitative terms. This region could be exploited for the devices which require operating with low voltage supply. Instead of operating in saturation region, the MOS devices employed in this design, operate in weak inversion. The MOS devices in the proposed circuits are bulk-controlled. In the conventional mode of biasing the bulk terminal is left unused and is connected with lowest supply voltage or ground while the gate is usually chosen for the input signal introduction to bias the circuit. The bulk can be used as an input for signal, can lower the threshold of a transistor if biased properly, ultimately lowering the supply voltage requirement of the transistor. In this work a modified Nauta’s Transconductor, which operates on very low voltages and have a tunable transconductance is employed to design filters. The filter constructed can be tuned in the range of few MHz. The proposed filter is operated using a 0.5V supply and its cutoff frequency can be easily adjusted. All circuits are designed and analyzed using a triple well 0.13μm CMOS process. This OTA is further modified to achieve better performance, in order to implement it in a complex filter. In low IF devices the down-conversion of image signal along with the wanted signal at the same frequency is a major problem. Complex filter can easily remove this image signal by applying a frequency shifting operation. A sixth order complex filter by implementing Leapfrog technique is designed using the differential OTA. The filter is designed to meet the Bluetooth and Zigbee standard requirements. The filter operates on a 0.5V supply voltage, and has very good results for Image rejection, sensitivity, noise and the filter is orthogonally tunable. The performance of the filter has been evaluated through simulation results by employing a triple well 0.13μm CMOS process. This filter design can be implemented in the Bluetooth devices used for the biomedical applications. / Η βιομηχανία της ηλεκτρονικής έχει αναπτυχθεί απίστευτα τα τελευταία χρόνια και η ανάπτυξη αυτή συνδυάζεται με την ανάγκη για συσκευές που λειτουργούν σε χαμηλή τάση και με χαμηλή κατανάλωση ενέργειας. Σε ότι αφορά την εμπορική τιμή, μια μικρή αύξηση της διάρκειας ζωής της μπαταρίας μπορεί να αντανακλάται σε μια αύξηση κατά μία τάξη μεγέθους της τιμής. Όλες οι εφαρμογές, από τις συσκευές πολυμέσων (όπως κινητά τηλέφωνα, φορητούς υπολογιστές, notebook κ.λπ.) έως και τις βιοϊατρικές συσκευές έχουν δει μια ταχεία πρόοδο. Όλες αυτές οι συσκευές, για να συνδέονται με ασύρματα δίκτυα, χρειάζονται πομποδέκτη χαμηλής τάσης και χαμηλής κατανάλωσης ισχύος. Η παρούσα διδακτορική διατριβή επικεντρώνεται στην ανάπτυξη νέων τεχνικών σχεδιασμού για ολοκληρωμένα κυκλώματα με έμφαση στα αναλογικά κυκλώματα, χαμηλής τάσης και χαμηλής ισχύος. Η συντριπτική πλειοψηφία των δομικών βαθμίδων αναλογικών κυκλωμάτων υψηλών επιδόσεων πραγματοποιείται σε τεχνολογία μετάλλου οξειδίου ημιαγωγού τρανζίστορ φαινομένου πεδίου (MOSFET) και εκμεταλλεύεται τα τρανζίστορ που παραδοσιακά λειτουργούν σε κόρο. Ωστόσο, υπάρχει η περιοχή ασθενούς αναστροφής, η οποία αφέθηκε ανεκμετάλλευτη μέχρι πρόσφατα, όπου η συμπεριφορά των τρανζίστορ MOS είναι παρόμοια με αυτήν των διπολικών τρανζίστορ. Αυτή η περιοχή θα μπορούσε να αξιοποιηθεί για τις συσκευές που απαιτούν λειτουργία με χαμηλή τάση τροφοδοσίας. Αντί να λειτουργούν στην περιοχή κόρου, τα τρανζίστορ MOS που χρησιμοποιούνται σε αυτό το σχεδιασμό, λειτουργούν σε ασθενή αναστροφή. Τα τρανζίστορ MOS στα προτεινόμενα κυκλώματα είναι ελεγχόμενα από το υπόστρωμα (bulk-driven). Στο συμβατικό τρόπο οδήγησης το υπόστρωμα παραμένει αχρησιμοποίητο και συνδέεται με την χαμηλότερη τάση τροφοδοσίας ή τη γείωση, ενώ η πύλη συνήθως, επιλέγεται για την εισαγωγή σήματος εισόδου και οδηγεί το κύκλωμα. Το υπόστρωμα μπορεί να χρησιμοποιηθεί ως είσοδος για το σήμα, μπορεί να μειώσει την τάση κατωφλίου (threshold voltage) των τρανζίστορ, και τελικά, χαμηλώνει την τάση λειτουργίας του τρανζίστορ. Σε αυτήν την διδακτορική διατριβή χρησιμοποιείται ως διαγωγός (transconductor) ένα τροποποιημένο κύκλωμα Nauta, ο οποίος λειτουργεί σε πολύ χαμηλές τάσεις. Οι ελεγχόμενοι διαγωγοί χρησιμοποιούνται για το σχεδιασμό των προτεινόμενων συντονιζόμενων φίλτρων. Τα κατασκευασμένα φίλτρα μπορούν να συντονιστούν στην περιοχή των λίγων MHz. Τα προτεινόμενα φίλτρα λειτουργούν χρησιμοποιώντας τάση τροφοδοσίας 0.5V και η συχνότητα αποκοπής τους μπορεί εύκολα να προσαρμοστεί. Όλα τα κυκλώματα σχεδιάζονται και εξομοιώνονται χρησιμοποιώντας μία τεχνολογία CMOS triple well 0.13μm. Ο υπό μελέτη τελεστικός ενισχυτής διαγωγιμότητας (Operational Transconductor Amplifier - OTA) έχει τροποποιηθεί περαιτέρω, για να επιτευχθεί καλύτερη απόδοση και να εφαρμοστεί σε ένα μιγαδικό φίλτρο. Η μετατροπή σήματος από τις μεσαίες συχνότητες (IF) στις χαμηλές συχνότητες παρουσιάζεται ένα σημαντικό πρόβλημα όπου μαζί με το επιθυμητό σήμα εμφανίζεται και το σήμα εικόνας στην ίδια συχνότητα. Τα μιγαδικά (complex) φίλτρα μπορούν να αφαιρέσουν εύκολα το σήμα εικόνας, εφαρμόζοντας μια διαδικασία μετατόπισης συχνότητας. Ένα μιγαδικό Leapfrog φίλτρο έχει σχεδιαστεί χρησιμοποιώντας διαφορικούς ενισχυτές διαγωγιμότητας. Το τελικό μιγαδικό φίλτρο δωδέκατης τάξης έχει σχεδιαστεί για να καλύψει τις απαιτήσεις του προτύπου Bluetooth και Zigbee. Το φίλτρο λειτουργεί με τάση τροφοδοσίας 0.5V και έχει πολύ καλά αποτελέσματα στην απόρριψη εικόνας, την ευαισθησία και το θόρυβο. Επίσης, η κεντρική συχνότητα και το εύρος συχνοτήτων είναι ανεξάρτητα ρυθμιζόμενα. Η απόδοση του φίλτρου έχει επαληθευτεί μέσω προσομοίωσης χρησιμοποιώντας μοντέλα τρανζίστορ μιας τεχνολογίας CMOS triple well 0.13μm. Φίλτρα που σχεδιάζονται με την προτεινόμενη μέθοδο μπορούν να εφαρμοστούν σε συσκευές Bluetooth που χρησιμοποιούνται και σε βιοϊατρικές εφαρμογές.

Η παρούσα διπλωματική εργασία πραγματεύεται τη μελέτη και κατασκευή ενός μετατροπέα για την οδήγηση ενός μονοφασικού επαγωγικού κινητήρα. Η εργασία αυτή εκπονήθηκε στο Εργαστήριο Ηλεκτρομηχανικής Μετατροπής Ενέργειας του Τμήματος Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών της Πολυτεχνικής Σχολής του Πανεπιστημίου Πατρών. Σκοπός είναι η μελέτη και κατασκευή ενός τριφασικού αντιστροφέα τάσης για τη λειτουργία και τον έλεγχο των στροφών ενός μονοφασικού επαγωγικού κινητήρα. Αρχικά μελετάται η βασική αρχή λειτουργίας του μονοφασικού επαγωγικού κινητήρα και αναλύονται οι τεχνικές εκκίνησης που χρησιμοποιούνται για σύνδεση του κινητήρα απευθείας στο δίκτυο. Ακόμα παρουσιάζονται τα ισοδύναμα κυκλώματα λειτουργίας του μονοφασικού επαγωγικού κινητήρα, η εξίσωση της ηλεκτρομαγνητικής ροπής του και προσομοιώνεται η λειτουργία του για τη μελέτη της στατικής συμπεριφοράς του. Στη συνέχεια γίνεται μια θεωρητική ανάλυση του κυκλώματος του τριφασικού αντιστροφέα τάσης που κατασκευάστηκε, καθώς και όλων των υπόλοιπων κυκλωμάτων που είναι αναγκαία για τη λειτουργία του. Επιπροσθέτως αναλύεται η μέθοδος παλμοδότησης των διακοπτικών στοιχείων του αντιστροφέα τάσης, που είναι η "Ημιτονοειδής Διαμόρφωση του Εύρους των Παλμών" (SPWM). Στο επόμενο βήμα αναλύονται τα τεχνικά χαρακτηριστικά όλων των κυκλωμάτων που κατασκευάστηκαν, και περιγράφεται ο κώδικας του προγράμματος του μικροελεγκτή, που χρησιμοποιήθηκε για την παραγωγή των παλμών. Τέλος, παραθέτουμε παλμογραφήματα και μετρήσεις που προέκυψαν από τα πειράματα που διενεργήθηκαν μετά την ολοκλήρωση της κατασκευής. / This diploma thesis discourse the analysis and construction of a converter topology for single phase induction motor drives. The project was based in the Laboratory of Electromechanical Energy Conversion of the department of Electrical and Computer Engineering of School Engineering of University of Patras. The objective of this project is the analysis and construction of a three phase voltage inverter to control the speed of a single phase induction motor. The first stage of this work is the study of the basic principle of operation of the single phase induction motor and the analysis of the starting techniques, used for the direct connection to the power grid. The equivalent circuits of the running single phase induction motor and the equation of the electromagnetic torque are also presented in this project. Following, there is a theoretical analysis of the three phase voltage inverter circuit, as well of all the remaining circuit, necessary for its function. Moreover the method of pulse generation for the switching elements of the voltage inverter is analyzed, which is the “Sinusoidal Pulse Width Modulation”. The next step is the analysis of the technical characteristics all of the circuits developed, as well the description of the program code for the microcontroller, used to produce the pulses. Finally oscillograph figures and measurements, occurred from the experiments transacted after the finalization of the construction, are adduced.

Αντικείμενο της παρούσας Διπλωματικής Εργασίας είναι η σχεδίαση ενός ενισχυτή χαμηλής τάσης τροφοδοσίας για την ανίχνευση καρδιακών σημάτων σε βηματοδότες. Οι επιταγές της σύγχρονης τεχνολογίας για τα ολοκληρωμένα κυκλώματα είναι η χαμηλή κατανάλωση ισχύος, η χρήση χαμηλής τάσης τροφοδοσίας, η μείωση του κόστους παραγωγής, οι όλο και μικρότερες διαστάσεις των transistors και ταυτόχρονα υψηλές επιδόσεις. Η χρήση όμως της χαμηλής τάσης τροφοδοσίας αποτελεί πρόκληση από σχεδιαστικής άποψης, για την ταυτόχρονη μείωση της κατανάλωσης ισχύος χωρίς να υποβαθμίζεται η ποιότητα του σήματος. Αυτό το πρόβλημα λύνουν μέθοδοι όπως η σχεδίαση στο πεδίο του λογαρίθμου. Τα συστήματα στο πεδίο του λογαρίθμου (Log-Domain systems) αποτελούν υποκατηγορία των συστημάτων συμπίεσης – αποσυμπίεσης (companding systems) και ανήκουν στα ELIN (Externally Linear Internaly Non-linear) συστήματα. Τα πλεονεκτήματα των συστημάτων στο πεδίο του λογαρίθμου είναι η μεγάλη δυναμική περιοχή (Dynamic Range), η δυνατότητα επεξεργασίας μεγάλων σημάτων (large signal), καθώς και η λειτουργία σε περιβάλλον χαμηλής τροφοδοσίας. Υλοποιώντας φίλτρα στο πεδίο του λογαρίθμου προσφέρονται ελκυστικά χαρακτηριστικά όπως η ηλεκτρονική ρύθμιση της συχνότητας αποκοπής ή κεντρικής συχνότητας (electronic tuning) και η σχεδίαση χωρίς παθητικές αντιστάσεις (resistorless realization). Η καρδιά είναι ένα περίπλοκο σύστημα το οποίο φροντίζει για την κυκλοφορία του αίματος στο σώμα. Το έναυσμα για την εκκίνηση κάθε καρδιακού κύκλου προέρχεται από ένα ηλεκτρικό σήμα το οποίο ξεκινάει από το φλεβοκόμβο και διαδίδεται στο υπόλοιπο μυοκάρδιο, για να ξεκινήσει ένας νέος καρδιακός κύκλος. Σε ορισμένες περιπτώσεις η καρδιά δεν λειτουργεί σωστά και το ρόλο του φλεβοκόμβου έρχεται να καλύψει το ηλεκτρονικό σύστημα του βηματοδότη, το οποίο ανιχνεύει το καρδιακό σήμα και όταν κριθεί απαραίτητο εφαρμόζει την κατάλληλη θεραπεία με ηλεκτρικές ώσεις. Για την βελτίωση της ποιότητας ζωής ασθενών με καρδιακά προβλήματα ένας βηματοδότης πρέπει να έχει όσο δυνατόν μικρότερο μέγεθος και μεγαλύτερη αυτονομία. Η πρόοδος της τεχνολογίας αποζητά τη σχεδίαση ενός συστήματος ενισχυτή για την ανίχνευση καρδιακών σημάτων πλέον ικανό να ανταπεξέλθει στη χαμηλή τάση τροφοδοσίας και να έχει μεγάλη αυτονομία λειτουργίας για την εισαγωγή του π.χ. σε ένα βηματοδότη. Το σύστημα που προτείνεται σε αυτή τη Διπλωματική Εργασία έχει ως σκοπό να εκπληρώσει τις ανάγκες αυτές χρησιμοποιώντας κυκλώματα τα οποία μπορούν να λειτουργήσουν σε χαμηλή τάση τροφοδοσίας και ταυτόχρονα να μειώνουν την κατανάλωση ισχύος. Η υλοποίηση των κυκλωμάτων μόνο με CMOS transistors στην περιοχή υποκατωφλίου, εκτός του γεγονότος ότι μειώνει το κόστος παραγωγής καθώς δεν χρησιμοποιούνται BJT transistors, προσφέρει λόγω της τεχνικής σχεδίασης στο πεδίο του λογαρίθμου και μεγάλη δυναμική περιοχή. Για την τεχνολογία 0.35μm της AMS επιτυγχάνεται λειτουργία σε περιβάλλον με 0.5V τάση τροφοδοσίας και κατανάλωση ισχύος της τάξης των 2.92nW. Ο ενισχυτής για την ανίχνευση καρδιακών σημάτων που προτείνεται, περιλαμβάνει ένα ζωνοπερατό φίλτρο σχεδιασμένο στο πεδίο του λογαρίθμου και τα κυκλώματα απόλυτης τιμής, μετατροπής της ενεργής τιμής σήματος σε σταθερό ρεύμα και συγκριτή ρεύματος. / This M.Sc Thesis deals with the design of a low voltage cardiac sense amplifier for pacemakers. The demands of modern technology for integrated circuits are low power consumption, ultra low power supply voltage, reduction of the production cost and high performance. Due to the fact that the use of low power supply voltage is a design challenge, the employment of the Log-Domain filter technique is an attractive solution for realizing high-performance analog processing systems. Log-Domain systems are a sub-category of compading (compressing/expanding) systems and belong to ELIN (Externally Linear Internaly Non-linear) systems. The advantages of Log-Domain systems are large dynamic range, handling of signals with relatively large amplitude, realization in a low-voltage environment, electronic tuning of their frequency characteristics and resistorless realizations. The heart is a complex system that takes care of blood circulation for the whole body. The trigger to commence the cardiac cycle is an electric signal which starts from the sinus node and expands to the rest of the myocardium in order for a new cardiac cycle to set off. In some cases, the heart does not function properly and the role of the sinus node is taken by a pacemaker, who senses the cardiac signal and when it is judged, it cures the problem with an electric pulse. In order to improve the patient’s quality of life a pacemaker has to be small in size and a prolonged battery life. Technological evolution and market demands have led to a demand for a design of a cardiac sense amplifier capable of coping with low power supply voltage and long battery life. The proposed system of this M.Sc thesis is meant to fulfill these needs by using circuits capable of functioning in a low power supply voltage environment as well as reducing power consumption. Implementing those circuits solely with CMOS transistors in the sub -threshold region, not only does it reduce the production cost since no BJT transistors are used but also it offers a large dynamic range due to the design of the circuits. For the AMS 0.35μ CMOS process of by the system functions for a power supply voltage of 0.5V while it dissipates 2.92nW. The proposed cardiac sense amplifier consists of a bandpass Log-Domain filter and circuits like an absolute value circuit, an rms-dc current converter circuit and a current comparator, which were carefully designed in order to follow the demands of modern technology and achieve the goal of low power dissipation.

Αναπτύσσεται ένα πλήρες δυναμικό μοντέλο μετασχηματιστή που λαμβάνει υπόψη τη γεωμετρία του πυρήνα και τη συνδεσμολογία των τυλιγμάτων. Το μοντέλο μπορεί εύκολα να ενσωματωθεί στις καταστατικές εξισώσεις ενός συστήματος ισχύος με σκοπό τη μελέτη της δυναμικής του απόκρισης και τον υπολογισμό ανωτέρων αρμονικών. Ο βρόχος υστέρησης του υλικού του πυρήνα εισάγεται με το μοντέλο που: (α) προτείνει ο Tellinen και (β) προτείνουν οι Jiles και Atherton. Τα μοντέλα αυτά υπολογίζουν σωστά τις απώλειες υστέρησης του πυρήνα, επιτρέποντας στα διάφορα τμήματα του πυρήνα να διαγράφουν διαφορετικούς βρόχους. Η επίδραση των δινορευμάτων ενσωματώνεται στο μοντέλο με μη γραμμικές ωμικές αντιστάσεις για τον υπολογισμό των οποίων αξιοποιούνται οι σχετικές με τα δινορεύματα, ευρέως αποδεκτές, εργασίες του Bertotti. Ο πίνακας Ld των αυξητικών επαγωγών του μετασχηματιστή υπολογίζεται για οποιαδήποτε γεωμετρία πυρήνα και αριθμό τυλιγμάτων με την βοήθεια του Ισοδυνάμου Αυξητικού Κυκλώματος (ΙΑΚ) του πυρήνα. Ο αναλυτικός υπολογισμός των στοιχείων του πίνακα Ld αναδεικνύει τον τρόπο εξάρτησης των αυξητικών επαγωγών του μετασχηματιστή από τη γεωμετρία του πυρήνα και από τη χαρακτηριστική καμπύλη του υλικού. / A dynamic and complete transformer model is developed which takes into account the magnetic core geometry and the windings connections. This model can easily be incorporated with the state equations of a power system, in order to calculate its dynamic response and the harmonic content. The magnetic hysteresis of the core material is introduced the model that is proposed by: (a) Tellinen and (b) Jiles and Atherton. These models can estimate the hysteresis power losses even when the hysteresis loops into several parts of the core differ. The eddy currents effects are incorporated into the model by non-linear ohmic resistances which are based on Bertotti’s work for the eddy currents. The matrix Ld of the incremental inductances of the windings is calculated, for any possible core geometry and number of windings, using the Equivalent Incremental Circuit (EIC) of the core. The analytical calculation of the elements of the matrix Ld shows the dependency of the incremental inductances on the core geometry and the characteristic curve of the core material.