Submitted by Isaac Francisco de Souza Dias (isaac.souzadias@ufpe.br) on 2016-04-25T17:52:17Z No. of bitstreams: 2 license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) DISSERTAÇÃO Paulo Cézar Guimarães Dantas Júnior.pdf: 2579689 bytes, checksum: 5ef60064d4f99277e6e28f01eb1e61ce (MD5) / Made available in DSpace on 2016-04-25T17:52:18Z (GMT). No. of bitstreams: 2 license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) DISSERTAÇÃO Paulo Cézar Guimarães Dantas Júnior.pdf: 2579689 bytes, checksum: 5ef60064d4f99277e6e28f01eb1e61ce (MD5) Previous issue date: 2015-08-28 / Glaucoma é uma doença ocular causada principalmente pela elevação da pressão intraocular que provoca lesões no nervo óptico e se não for tratado adequadamente, pode levar à cegueira. A detecção precoce do glaucoma é a melhor solução para limitar a progressão da doença, pois os defeitos no campo visual dos pacientes causados pelo glaucoma são muitas vezes imperceptíveis pelos próprios o que leva a um diagnóstico tardio. Embora seja relativamente fácil para os pacientes o acesso aos cuidados de saúde em nações desenvolvidas, as comunidades remotas e pobres têm pouco ou nenhum acesso a esses serviços, aumentando o risco de cegueira associada ao glaucoma. Infelizmente, os equipamentos para o diagnóstico de glaucoma não são acessíveis para algumas pessoas em todo o mundo, evitando que regiões inteiras tenha acesso aos cuidados dos olhos. Se este tratamento puder ser realizado ambulatorialmente, há um ganho de conforto para o paciente, agilidade no tratamento e economia para o sistema de saúde. O diagnóstico do glaucoma baseia-se na avaliação do nervo óptico através das imagens do fundo da retina e da medida da pressão interna. Motivado por esse contexto, o presente trabalho tem como objetivo propor o desenvolvimento de um sistema embarcado portátil e de baixo custo, que utiliza técnicas de processamento de imagens com a finalidade de auxiliar no exame precoce de detecção de glaucoma em regiões pobres e remotas, fornecendo informações significativas para ajudar no aumento da precisão dos diagnósticos e da qualidade da análise para tratamentos. O algoritmo proposto teve uma sensibilidade de 88,46%, especificidade de 95,45% e uma precisão total de 91,95%. Este algoritmo foi validado utilizando uma Beagleboard-xM, uma Raspberry Pi Modelo B e usando duas arquiteturas, somente o processador Atom e o processador Atom e a FPGA, em um kit de desenvolvimento DE2i-150, e obteve o diagnóstico de glaucoma com 10, 17, 3 e 8 segundos, respectivamente. / Glaucoma is an eye disease mainly caused by elevated intraocular pressure that causes injuries in optic nerve head and can lead to blindness if not treated properly. Early detection of glaucoma is the best solution to limit the progression of the disease, because damages caused by glaucoma in visual field of patients are most of the times not perceptible until late stages of the disease. Although it is relatively easy for patients to access health care in developed nations, poor and remote communities have little or none access to these services, increasing blindness risk. Unfortunately, equipments for the diagnosis of glaucoma are not affordable for health services in poor countries, limiting eye care in those countries. If treatment is done in early stages of the disease, it is simpler and less expensive. The glaucoma diagnosis is based on the evaluation of the optic nerve by examining fundus images and measuring eye internal pressure. Motivated by this context, the present work aims to propose the development of a low-cost embedded system that is fast and portable, using images processing techniques in order to to assist early glaucoma detection in poor and remote regions, providing significant information to increase diagnosis accuracy and quality of treatments analysis. The proposed algorithm had a sensitivity of 88.46%, specificity of 95.45% and a total accuracy of 91.95%. The proposed solutions took 10, 17, 3 and 8 seconds on the BeagleBoard-xM, Raspberry Pi Model B, DE2i-150 only using Atom processor and DE2i-150 using Atom processor and FPGA, respectively.

Esta dissertação de Mestrado apresenta uma extensão do ASiA (Ambiente de Simulação Automático), para simulação de arquiteturas de computadores, denominada Módulo Arquitetura. Este módulo possibilita que o usuário utilize arquiteturas já definidas (alterando ou não os seus parâmetros) ou desenvolva o modelo de uma nova arquitetura utilizando ferramentas específicas para simulação de arquitetura de computadores. Dois exemplos ilustram a utilização do Módulo Arquitetura, destacando as vantagens de sua aplicação tanto em ensino como em pesquisa. Este trabalho apresenta ainda algumas alterações efetuadas no ASiA para torná-lo mais amigável e flexível. Uma revisão bibliográfica dos assuntos relacionados ao tema é também apresentada. / This MSc dissertation presents an extension of the ASiA (Ambiente de Simulação Automático) for computer architecture simulation, named Architecture Module. This module allows the use of previously defined architectures (with possible alteration of parameters) or new architecture models using specific tools for computer architecture simulation. Two examples show the utilization of the Architecture Module highlighting its advantages as both a teaching and a research tool. This work also presents some improvements to the ASiA with the aim of becoming more friendly and flexible. A literature review of the subjects related to the general theme is also presented.

Esta dissertação de Mestrado apresenta uma extensão do ASiA (Ambiente de Simulação Automático), para simulação de arquiteturas de computadores, denominada Módulo Arquitetura. Este módulo possibilita que o usuário utilize arquiteturas já definidas (alterando ou não os seus parâmetros) ou desenvolva o modelo de uma nova arquitetura utilizando ferramentas específicas para simulação de arquitetura de computadores. Dois exemplos ilustram a utilização do Módulo Arquitetura, destacando as vantagens de sua aplicação tanto em ensino como em pesquisa. Este trabalho apresenta ainda algumas alterações efetuadas no ASiA para torná-lo mais amigável e flexível. Uma revisão bibliográfica dos assuntos relacionados ao tema é também apresentada. / This MSc dissertation presents an extension of the ASiA (Ambiente de Simulação Automático) for computer architecture simulation, named Architecture Module. This module allows the use of previously defined architectures (with possible alteration of parameters) or new architecture models using specific tools for computer architecture simulation. Two examples show the utilization of the Architecture Module highlighting its advantages as both a teaching and a research tool. This work also presents some improvements to the ASiA with the aim of becoming more friendly and flexible. A literature review of the subjects related to the general theme is also presented.

Este trabalho define um modelo de execução para cláusulas Prolog, a partir do modelo abstrato de Máquinas de Cláusulas, e o Projeto de uma arquitetura paralela que suporte o modelo proposto. São também introduzidos alguns aspectos sobre as linguagens Lógicas e as máquinas Prolog visto que estes elementos estão relacionados intimamente tanto com o modelo quanto com a arquitetura propostos. Na proposta do modelo de execução são definidos uma representação para os elementos do modelo abstrato (predicados, arcos e clausulas) e um conjunto de algoritmos que permitem a operacionalização do modelo de forma a que tanto o paralelismo como a concorrência inerentes ao modelo abstrato sejam exploradas de forma integral. Na proposta da arquitetura são, primeiramente, discutidas algumas opções de arquitetura básica e, posteriormente, descrita a arquitetura escolhida tanto a nível de blocos bem como dos seus componentes principais, a saber: interface de mem6ria, processador e rede de interconexão. Para cada um destes componentes são descritas as principais instruções e são apresentados os algoritmos que as implementam. Junto com a descrição da arquitetura é definida uma estrutura de dados que permite a implementação da representação descrita no modelo de execuqao e é definido também o algoritmo de unificação que percorre a estrutura proposta. Na validação é feito o cálculo da largura de banda máxima alcançada pela arquitetura proposta, calculo este baseado no algoritmo de unificação descrito. E também feita uma avaliação do ganho de performance da arquitetura proposta em relação a um processador bem como é justificado o numero de processadores escolhidos comparando a performance alcançada na arquitetura proposta com a performance alcançada por conjuntos maiores e menores de processadores. Por fim na conclusa o são feitos comentários sobre os objetivos atingidos e sobre possíveis extensões a este trabalho. / The present work defines a execution model for Prolog clauses based on the clause machines abstract model and then proposes a parallel architecture for the execution model. Some topics about Logic languages and Prolog machines were therefore introduced because they are closely related with, both, the model and the architecture proposed. In the execution model the representation of the abstract model elements (predicates, arcs and clauses) and the set of algoritms that allow the operation of the model were defined so that the parallelism of the model can be integraly achieved. In the architecture proposal, first some options for the basic architecture were discussed and then the chosen architecture is describeb at block level as much as at its components level. The most importants components reported are the memory interface, the processor and the interconection net, for each one of them the possible instructions were describeb as well as their algoritms. Together with the especification of the architecture, the data estructure that allows the implementation of the execution model representation and the concerning unification algorit that scans the proposed representation were especified too. In the validation the thoughtput permited by the proposal architecture is calculated based on the unification algoritm earlier described. Besides that the performance gain compared with an architecture with only one processor was estimated, as much as the confrontation of the performance of lesser and greater sets of processors elements were made in order to validate the chossen number. At last, in the conclusion, some coments about the fulfilled goals and about eventual extends for the work.

Este trabalho apresenta um novo modelo de busca especulativa de múltiplos fluxos de instruções em arquiteturas superescalares. A avaliação de desempenho de uma arquitetura superescalar com esta característica é também apresentada como forma de validar o modelo proposto e comparar seu desempenho frente a uma arquitetura superescalar real. O modelo em questão pretende eliminar a latência de busca de instruções introduzida pela ocorrência de comandos de desvio em pipelines superescalares. O desempenho de uma arquitetura superescalar dotada de escalonamento dinâmico de instruções, previsão de desvios e execução especulatva é bastante inferior ao desempenho máximo teórico esperado. Como demonstrado em outros trabalhos, isto ocorre devido às constantes quebras de fluxo, derivadas de instruções de desvio, e do conseqüente esvaziamento da fila de instruções. O emprego desta técnica permite encadear instruções pertencentes a diferentes fluxos lógicos, logo após a identificação de uma instrução de desvio, disponibilizando um maior número de instruções ao mecanismo de escalonamento dinâmico e diminuindo o número de ciclos com despacho nulo devido as quebras de fluxo. Algumas considerações sobre a implementação do modelo descrito são apresentadas ao final do trabalho assim como sugestões para trabalhos futuros. / This work presents a new model to fetch instructions along multiple streams in superscalar pipelines. Also, the performance evaluation of a superscalar architecture including this feature is presented in order to validate the model and to compare its performance with a real superscalar architecture. The proposed technique intents to eliminate the instruction fetch latency introduced by branch instructions in superscalar pipelines. The performance delivered by a superscalar architecture which incorporate dynamic instruction scheduling, branch prediction and speculative execution is not the expected one which should be at least proportional to the number of functional units. Related works have shown that constant stream breaks caused by disruptions in the sequential flow of control reduce the amount of instructions into the instruction queue. This technique allows instruction fetch through different logic streams, as soon as the branch instruction has been detected during the fetch. The scheduler needs a large instruction window to be able to schedule efficiently consequently the instructions window should hold as many instructions as possible to allow an efficient schedule. The improvement realized by the proposed scheme is to increase the size of the instruction window by putting there more instructions avoiding interruptions on the event of branch occurrence. Some considerations about the implementation of this model are presented at final as well as suggestions to future works.

Submitted by LIVIA FREITAS (livia.freitas@ufba.br) on 2016-01-06T12:53:31Z No. of bitstreams: 1 dissertacaoSemiramis.pdf: 1703442 bytes, checksum: 249a6b49d0fa9a27e654fca76469276b (MD5) / Approved for entry into archive by LIVIA FREITAS (livia.freitas@ufba.br) on 2016-01-11T19:21:12Z (GMT) No. of bitstreams: 1 dissertacaoSemiramis.pdf: 1703442 bytes, checksum: 249a6b49d0fa9a27e654fca76469276b (MD5) / Made available in DSpace on 2016-01-11T19:21:12Z (GMT). No. of bitstreams: 1 dissertacaoSemiramis.pdf: 1703442 bytes, checksum: 249a6b49d0fa9a27e654fca76469276b (MD5) / A automatizacao do processo de producao de uma fabrica necessita de sistemas computacionais mais robustos, disponiveis e confiaveis. Uma falha em um dos softwares responsaveis pelo controle da planta de produção pode ocasionar graves prejuízos financeiros e perda de matéria prima. A inclusão de técnicas de tolerância a falhas nos sistemas computacionais se torna, então, algo fundamental para evitar maiores danos as industrias na ocorrência de falhas nos sistemas citados. A redundância de software, por meio da replicação, tem por objetivo aumentar a disponibilidade de partes ou de todo um software através da distribuição e gerenciamento das partes replicadas em diversas maquinas da rede, garantindo que a aplicação principal não sofra uma parada devido a um único ponto falho. O trabalho proposto tem por objetivo o desenvolvimento e validação de um Gestor de Replicas, denominado GesRep, que tem a finalidade de prover o serviço de replicação de componentes e o gerenciamento das replicas criadas, através da técnica de replicação passiva. As aplicações passíveis de utilizarem os serviços do Gestor são aquelas construídas com base na arquitetura de componentes, utilizando o framework Component Integrated ACE ORB (CIAO), baseado no padrão de comunica cao distribu do CORBA. Uma aplicacao construida com base na arquitetura de componentes tem suas funcionalidades divididas em modulos distintos, tambem chamados componentes, o que facilita o reuso e incorporação de novas funcionalidades. A replicação, neste tipo de aplicação, e realizada pela duplicação dos módulos (componentes) essenciais para que, em caso de falhas, a aplicação se mantenha em funcionamento. Aplicações de controle e supervisão são críticas por estarem diretamente ligadas ao processo produtivo de uma fabrica, de modo que a ocorrência de falhas de software pode acarretar sérios danos a todo o processo produtivo. O framework Architecture for Control and Supervision (ARCOS), voltado para construção de aplicações do domínio supracitado e construído sobre a arquitetura de componentes, não possui nenhum serviço de tolerância a falhas para as aplicações construídas sobre sua estrutura. Deste modo,o Gestor de Replicas proposto terão objetivo de suprir esta necessidade, aumentando o nível de disponibilidade e, consequentemente, de confiabilidade das aplicações. Os experimentos mostraram que o overhead de recuperação do sistema aptos a ocorrência de uma falha possui tempo satisfatório, não interferindo signicativamente na performance de aplicações soft-realtime pertencentes ao dominio de controle e supervisao e reduzindo a parada do sistema por crash. Todo o processo de criacao, monitoramento e recuperação das replicas e feito de forma transparente ao usuário da aplicação.

Este trabalho apresenta um novo modelo de busca especulativa de múltiplos fluxos de instruções em arquiteturas superescalares. A avaliação de desempenho de uma arquitetura superescalar com esta característica é também apresentada como forma de validar o modelo proposto e comparar seu desempenho frente a uma arquitetura superescalar real. O modelo em questão pretende eliminar a latência de busca de instruções introduzida pela ocorrência de comandos de desvio em pipelines superescalares. O desempenho de uma arquitetura superescalar dotada de escalonamento dinâmico de instruções, previsão de desvios e execução especulatva é bastante inferior ao desempenho máximo teórico esperado. Como demonstrado em outros trabalhos, isto ocorre devido às constantes quebras de fluxo, derivadas de instruções de desvio, e do conseqüente esvaziamento da fila de instruções. O emprego desta técnica permite encadear instruções pertencentes a diferentes fluxos lógicos, logo após a identificação de uma instrução de desvio, disponibilizando um maior número de instruções ao mecanismo de escalonamento dinâmico e diminuindo o número de ciclos com despacho nulo devido as quebras de fluxo. Algumas considerações sobre a implementação do modelo descrito são apresentadas ao final do trabalho assim como sugestões para trabalhos futuros. / This work presents a new model to fetch instructions along multiple streams in superscalar pipelines. Also, the performance evaluation of a superscalar architecture including this feature is presented in order to validate the model and to compare its performance with a real superscalar architecture. The proposed technique intents to eliminate the instruction fetch latency introduced by branch instructions in superscalar pipelines. The performance delivered by a superscalar architecture which incorporate dynamic instruction scheduling, branch prediction and speculative execution is not the expected one which should be at least proportional to the number of functional units. Related works have shown that constant stream breaks caused by disruptions in the sequential flow of control reduce the amount of instructions into the instruction queue. This technique allows instruction fetch through different logic streams, as soon as the branch instruction has been detected during the fetch. The scheduler needs a large instruction window to be able to schedule efficiently consequently the instructions window should hold as many instructions as possible to allow an efficient schedule. The improvement realized by the proposed scheme is to increase the size of the instruction window by putting there more instructions avoiding interruptions on the event of branch occurrence. Some considerations about the implementation of this model are presented at final as well as suggestions to future works.

Este trabalho define um modelo de execução para cláusulas Prolog, a partir do modelo abstrato de Máquinas de Cláusulas, e o Projeto de uma arquitetura paralela que suporte o modelo proposto. São também introduzidos alguns aspectos sobre as linguagens Lógicas e as máquinas Prolog visto que estes elementos estão relacionados intimamente tanto com o modelo quanto com a arquitetura propostos. Na proposta do modelo de execução são definidos uma representação para os elementos do modelo abstrato (predicados, arcos e clausulas) e um conjunto de algoritmos que permitem a operacionalização do modelo de forma a que tanto o paralelismo como a concorrência inerentes ao modelo abstrato sejam exploradas de forma integral. Na proposta da arquitetura são, primeiramente, discutidas algumas opções de arquitetura básica e, posteriormente, descrita a arquitetura escolhida tanto a nível de blocos bem como dos seus componentes principais, a saber: interface de mem6ria, processador e rede de interconexão. Para cada um destes componentes são descritas as principais instruções e são apresentados os algoritmos que as implementam. Junto com a descrição da arquitetura é definida uma estrutura de dados que permite a implementação da representação descrita no modelo de execuqao e é definido também o algoritmo de unificação que percorre a estrutura proposta. Na validação é feito o cálculo da largura de banda máxima alcançada pela arquitetura proposta, calculo este baseado no algoritmo de unificação descrito. E também feita uma avaliação do ganho de performance da arquitetura proposta em relação a um processador bem como é justificado o numero de processadores escolhidos comparando a performance alcançada na arquitetura proposta com a performance alcançada por conjuntos maiores e menores de processadores. Por fim na conclusa o são feitos comentários sobre os objetivos atingidos e sobre possíveis extensões a este trabalho. / The present work defines a execution model for Prolog clauses based on the clause machines abstract model and then proposes a parallel architecture for the execution model. Some topics about Logic languages and Prolog machines were therefore introduced because they are closely related with, both, the model and the architecture proposed. In the execution model the representation of the abstract model elements (predicates, arcs and clauses) and the set of algoritms that allow the operation of the model were defined so that the parallelism of the model can be integraly achieved. In the architecture proposal, first some options for the basic architecture were discussed and then the chosen architecture is describeb at block level as much as at its components level. The most importants components reported are the memory interface, the processor and the interconection net, for each one of them the possible instructions were describeb as well as their algoritms. Together with the especification of the architecture, the data estructure that allows the implementation of the execution model representation and the concerning unification algorit that scans the proposed representation were especified too. In the validation the thoughtput permited by the proposal architecture is calculated based on the unification algoritm earlier described. Besides that the performance gain compared with an architecture with only one processor was estimated, as much as the confrontation of the performance of lesser and greater sets of processors elements were made in order to validate the chossen number. At last, in the conclusion, some coments about the fulfilled goals and about eventual extends for the work.

Made available in DSpace on 2015-05-14T12:36:32Z (GMT). No. of bitstreams: 1 arquivototal.pdf: 3006473 bytes, checksum: 7bf37ce4491c56e5f10696d107ba0528 (MD5) Previous issue date: 2012-03-01 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / The educative informatics has become more present in pedagogical activities. On this new reality, many applications tend to make the knowledge construction a easier tool from the teachers to the students by dynamic methods, exposing multi-branch subjects with no great efforts or unnecessary repetitions. In computing area, the use of applications that facilitate learning is mandatory. Thus, it has been observed that the teaching of some introductory concepts on essential subject used to present an abstraction level that harms the instruction of students of computing courses that have difficulties on hardware related subjects. The use simulators in education have become more present in pedagogical activities. Thus, this work presents the achieved results of an extension developed on a simulation and modeling tool of concurrent systems based in actors, named Ptolemy. The extension was developed to contribute with the teaching-leaning process in the graduation course of Computers Architecture and Organization. / A informática educativa se faz cada vez mais presente nas atividades pedagógicas. Nesta nova realidade, várias aplicações visam facilitar a construção do conhecimento por parte dos professores em relação aos alunos através de métodos dinâmicos, expondo aulas para múltiplos ramos sem haver grande esforço ou repetições desnecessárias. Na área da Computação, existe a necessidade de utilização de aplicações que facilitem a aprendizagem. Pois, se tem observado que os ensinos de alguns conceitos introdutórios em disciplinas essenciais costumam apresentar um nível de abstração que prejudica o aprendizado dos alunos de cursos de informática que já possuem uma grande dificuldade em lidar com disciplinas da área de hardware. A utilização de simuladores na educação se faz cada vez mais presente nas atividades pedagógicas. Neste sentido, este trabalho apresenta os resultados alcançados com a aplicação de uma extensão desenvolvida numa ferramenta de modelagem e simulação de sistemas concorrente baseada em atores, denominada Ptolemy. A extensão foi criada para contribuir com o processo de ensino-aprendizagem da disciplina de Organização e Arquitetura de Computadores com alunos da graduação.

Este trabalho define um modelo de execução para cláusulas Prolog, a partir do modelo abstrato de Máquinas de Cláusulas, e o Projeto de uma arquitetura paralela que suporte o modelo proposto. São também introduzidos alguns aspectos sobre as linguagens Lógicas e as máquinas Prolog visto que estes elementos estão relacionados intimamente tanto com o modelo quanto com a arquitetura propostos. Na proposta do modelo de execução são definidos uma representação para os elementos do modelo abstrato (predicados, arcos e clausulas) e um conjunto de algoritmos que permitem a operacionalização do modelo de forma a que tanto o paralelismo como a concorrência inerentes ao modelo abstrato sejam exploradas de forma integral. Na proposta da arquitetura são, primeiramente, discutidas algumas opções de arquitetura básica e, posteriormente, descrita a arquitetura escolhida tanto a nível de blocos bem como dos seus componentes principais, a saber: interface de mem6ria, processador e rede de interconexão. Para cada um destes componentes são descritas as principais instruções e são apresentados os algoritmos que as implementam. Junto com a descrição da arquitetura é definida uma estrutura de dados que permite a implementação da representação descrita no modelo de execuqao e é definido também o algoritmo de unificação que percorre a estrutura proposta. Na validação é feito o cálculo da largura de banda máxima alcançada pela arquitetura proposta, calculo este baseado no algoritmo de unificação descrito. E também feita uma avaliação do ganho de performance da arquitetura proposta em relação a um processador bem como é justificado o numero de processadores escolhidos comparando a performance alcançada na arquitetura proposta com a performance alcançada por conjuntos maiores e menores de processadores. Por fim na conclusa o são feitos comentários sobre os objetivos atingidos e sobre possíveis extensões a este trabalho. / The present work defines a execution model for Prolog clauses based on the clause machines abstract model and then proposes a parallel architecture for the execution model. Some topics about Logic languages and Prolog machines were therefore introduced because they are closely related with, both, the model and the architecture proposed. In the execution model the representation of the abstract model elements (predicates, arcs and clauses) and the set of algoritms that allow the operation of the model were defined so that the parallelism of the model can be integraly achieved. In the architecture proposal, first some options for the basic architecture were discussed and then the chosen architecture is describeb at block level as much as at its components level. The most importants components reported are the memory interface, the processor and the interconection net, for each one of them the possible instructions were describeb as well as their algoritms. Together with the especification of the architecture, the data estructure that allows the implementation of the execution model representation and the concerning unification algorit that scans the proposed representation were especified too. In the validation the thoughtput permited by the proposal architecture is calculated based on the unification algoritm earlier described. Besides that the performance gain compared with an architecture with only one processor was estimated, as much as the confrontation of the performance of lesser and greater sets of processors elements were made in order to validate the chossen number. At last, in the conclusion, some coments about the fulfilled goals and about eventual extends for the work.