1 |
Utilisation de capteurs CMOS rapides pour l'imagerie X à très haute sensibilité / Use of swift CMOS sensors for X ray imaging with high sensitivityBachaalany, Mario 07 December 2012 (has links)
Cette étude évalue le potentiel, comme détecteur de rayons X, des capteurs à pixel CMOS conçus pour la trajectométrie des particules chargée. Nous démontrons l’intérêt de la construction d’une image par comptage de photons uniques pour la définition de celle-ci. Un dispositif exploitant une source X est développé pour mesurer la résolution spatiale sur l’impact des photons. Une simulation complète sous GEANT4 montre que le système permet d’estimer cette résolution avec une incertitude de 2 µm. L’application du protocole caractérise la détection directe des rayons X de basse énergie (< 10 keV) par un capteur CMOS avec une résolution de 52 lp/mm. Une méthode de détection indirecte, couplant un cristal de CsI(Tl) finement segmenté au capteur CMOS, est employée pour les énergies supérieures à 10 keV. La résolution spatiale dans ces conditions atteint 15 lp/mm. Une simulation détaillée explique cette performance limitée par les caractéristiques d’émission de lumière du cristal employé. / This work investigates the potential application of CMOS pixel sensors, designed for particle tracking, for the detection of X rays. We explain how the image definition can be improved exploiting the single photon counting technique. An experimental system, based on an X ray source, is developed to measure the single point resolution of photons. Thanks to a full GEANT4 simulation of the device, the evaluation uncertainty is predicted to be 2 µm. We apply our method to the direct detection of low energy (< 10 keV) X rays by a CMOS pixel to measure a spatial resolution of 52 lp/mm. For higher energies, an hybrid device, coupling a CSi(Tl) highly segmented crystal with a CMOS sensor, is used. The spatial resolution reaches in this case 15 lp/mm. A detailed simulation study demonstrated that this limited performance is related to the characteristics of the light emitted by the crystal.
|
2 |
Depletion of CMOS pixel sensors : studies, characterization, and applications / Désertion de capteurs à pixels CMOS : étude, caractérisations et applicationsHeymes, Julian 17 July 2018 (has links)
Une architecture de capteurs à pixels CMOS permettant la désertion du volume sensible par polarisation via la face avant du circuit est étudiée à travers la caractérisation en laboratoire d’un capteur prototype. Les performances de collection de charge confirment la désertion d‘une grande partie de l’épaisseur sensible. De plus, le bruit de lecture restant modeste, le capteur présente une excellente résolution en énergie pour les photons en dessous de 20 keV à des températures positives. Ces résultats soulignent l’intérêt de cette architecture pour la spectroscopie des rayons X mous et pour la trajectométrie des particules chargées en milieu très radiatif. La profondeur sur laquelle le capteur est déserté est prédite par un modèle analytique simplifié et par des calculs par éléments finis. Une méthode d’évaluation de cette profondeur par mesure indirecte est proposée. Les mesures corroborent les prédictions concernant un substrat fin, très résistif, qui est intégralement déserté et un substrat moins résistif et mesurant 40 micromètres, qui est partiellement déserté sur 18 micromètres mais détecte correctement sur la totalité de l’épaisseur. Deux développements de capteurs destinés à l’imagerie X et à la neuro-imagerie intracérébrale sur des rats éveillés et libres de leurs mouvements sont présentés. / An architecture of CMOS pixel sensor allowing the depletion of the sensitive volume through frontside biasing is studied through the characterization in laboratory of a prototype. The charge collection performances confirm the depletion of a large part of the sensitive thickness. In addition, with a modest noise level, the sensor features an excellent energy resolution for photons below 20 keV at positive temperatures. These results demonstrate that such sensors are suited for soft X-ray spectroscopy and for charged particle tracking in highly radiative environment. A simplified analytical model and finite elements calculus are used to predict the depletion depth reached. An indirect measurement method to evaluate this depth is proposed. Measurements confirm predictions for a thin highly resistive epitaxial layer, which is fully depleted, and a 40micrometers thick bulk less resistive substrate, for which depletion reached 18 micrometers but which still offers correct detection over its full depth. Two sensor designs dedicated to X-ray imaging and in-brain neuroimaging on awake and freely moving rats are presented.
|
3 |
Design of a low noise, limited area and full on-chip power management for CMOS pixel sensors in high energy physics experiments / Conception de la gestion de l'alimentation à faible bruit, de petite taille et sur-puce pleinement pour les capteurs à pixels CMOS dans des expériences en physique des hautes énergiesWang, Jia 03 September 2012 (has links)
Quelles sont les particules élémentaires et comment l'univers proviennent sont les principales forces motrices de la physique des hautes énergies. Afin de démontrer le modèle standard et découvrez la nouvelle physique, plusieurs détecteurs sont construits pour les expériences en physique des hautes énergies. Capteurs à pixels CMOS offrent un compromis attirant entre la vitesse de lecture, le budget matériel, la tolérance au rayonnement, la consommation d'énergie et la granularité, par rapport aux capteurs à pixels hybrides et des dispositifs à transfert de charge. Ainsi, les CPS sont un bon choix pour détecter les particules chargées dans les détecteurs de vertex et des télescopes de faisceau. La distribution de puissance devient un enjeu important dans les détecteurs à venir, puisque une quantité considérable de capteurs seront installés. Malheureusement, le «Independent Powering» échoue, comme l'approche traditionnelle. Afin de résoudre les problèmes de distribution de puissance et de fournir des tensions silencieuses, cette thèse se concentre sur la conception de la gestion de l'alimentation à faible bruit, à basse consommation d'énergie, de petite taille et sur-puce pleinement pour les CPS. Les CPS sont d'abord introduits en tirer les exigences de conception de la gestion de l'alimentation. La distribution de puissance dédiées à les CPS est ensuite proposé, dans laquelle la gestion de l'alimentation est utilisée comme seconde étape de conversion de puissance. Deux régulateurs sur-puce pleinement sont proposés pour générer la tension d'alimentation analogique et de la tension d'alimentation de référence requis par l'opération d'échantillonnage double corrélé, respectivement. Deux prototypes ont vérifié ces régulateurs. Ils peuvent répondre aux exigences des CPS. En outre, les techniques de gestion de l'alimentation et de la conception tolérance au rayonnement sont également présentés dans cette thèse. / What are the elementary particles and how did the universe originate are the main driving forces in the high energy physics. In order to further demonstrate the standard model and discover new physics, several detectors are built for the high energy physics experiments. CMOS pixel sensors (CPS) can achieve an attractive tradeoff among many performance parameters, such as readout speed, granularity, material budget, power dissipation, radiation tolerance and integrating readout circuitry on the same substrate, compared with the hybrid pixel sensors and charge coupled devices. Thus, the CPS is a good candidate for tracking the charged particles in vertex detectors and beam telescopes.The power distribution becomes an important issue in the future detectors, since a considerable amount of sensors will be installed. Unfortunately, the independent powering has been proved to fail. In order to solve the power distribution challenges and to provide noiseless voltages, this thesis focuses on the design of a low noise, limited area, low power consumption and full on-chip power management in CPS chips. The CPS are firstly introduced drawing the design requirements of the power management. The power distribution dedicated to CPS chips is then proposed, in which the power management is utilized as the second power conversion stage. Two full on-chip regulators are proposed to generate the analog power supply voltage and the reference voltage required by correlated double sampling operation, respectively. Two prototypes have verified these regulators. They can meet the requirements of CPS. Moreover, the power management techniques and the radiation tolerance design are also presented in this thesis.
|
4 |
Development of CMOS sensor with digital pixels for ILD vertex detector / Développement de capteurs à CMOS avec pixel numérique pour le ILD détecteur de vertexZhao, Wei 25 March 2015 (has links)
La thèse présente le développement de CPS (CMOS Pixel Sensors) intégré avec CAN au niveau du pixel pour les couches externes du détecteur de vertex de l’ILD (International Large Detector). Motivé par la physique dans l’ILC (International Linear Collider), une précision élevée est nécessaire pour les détecteurs. La priorité des capteurs qui montre sur les couches externes est une faible consommation d’énergie en raison du rapport élevé de couverture de la surface sensible (~90%) dans le détecteur de vertex. Le CPS intégré avec CAN est un choix approprié pour cette application. L’architecture de CAN de niveau colonne ne fournit pas une performance optimisée en termes de bruit et la consommation d’énergie. La conception de CAN au niveau du pixel a été proposée. Bénéficiant des sorties de pixels tout-numérique, CAN au niveau des pixels présentent les mérites évidents sur le bruit, la vitesse, la zone sensible et la consommation d’énergie. Un prototype de capteur, appelé MIMADC, a été implémenté par un processus de 0.18 μm CIS (CMOS Image Sensor). L’objectif de ce capteur est de vérifier la faisabilité du CPS intégré avec les CAN au niveau des pixels. Trois matrices sont incluses dans ce prototype, mais avec deux types différents de CAN au niveau de pixel: une avec des CAN à registre à approximations successives (SAR), et les deux autres avec des CAN à une seule pente (Single-Slope, SS) CAN. Toutes les trois possédant les pixels de la même taille de 35×35 μm2 et une résolution de 3-bit. Dans ce texte, des analyses théoriques et le prototype sont présentés, ainsi que la conception détaille des circuits. / This thesis presents the development of CMOS pixel sensors (CPS) integrated with pixel-level ADCs for the outer layers of the ILD (International Large Detector) vertex detector. Driven by physics in the ILC (International Linear Collider), an unprecedented precision is required for the detectors. The priority of the sensors mounted on the outer layers is low power consumption due to the large coverage ratio of the sensitive area (~90%) in the vertex detector. The CPS integrated with ADCs is a promising candidate for this application. The architecture of column-level ADCs, exists but do not provide an optimized performance in terms of noise and power consumption. The concept of pixel-level ADCs has been proposed. Benefiting from the all-digital pixel outputs, pixel-level ADCs exhibit the obvious merits on noise, speed, insensitive area, and power consumption. In this thesis, a prototype sensor, called MIMADC, has been implemented by a 0.18 μm CIS (CMOS Image Sensor) process. The target of this sensor is to verify the feasibility of the CPS integrated with pixel-level ADCs. Three matrices are included in this prototype but with two different types of pixel-level ADCs: one with successive approximation register (SAR) ADCs, and the other two with single-slope (SS) ADCs. All of them feature a same pixel size of 35×35 μm2 and a resolution of 3-bit. In this thesis, the prototype is presented for both theoretical analyses and circuit designs. The test results of the prototype are also presented.
|
5 |
Design of a low noise, limited area and full on-chip power management for CMOS pixel sensors in high energy physics experimentsWang, Jia 03 September 2012 (has links) (PDF)
What are the elementary particles and how did the universe originate are the main driving forces in the high energy physics. In order to further demonstrate the standard model and discover new physics, several detectors are built for the high energy physics experiments. CMOS pixel sensors (CPS) can achieve an attractive tradeoff among many performance parameters, such as readout speed, granularity, material budget, power dissipation, radiation tolerance and integrating readout circuitry on the same substrate, compared with the hybrid pixel sensors and charge coupled devices. Thus, the CPS is a good candidate for tracking the charged particles in vertex detectors and beam telescopes.The power distribution becomes an important issue in the future detectors, since a considerable amount of sensors will be installed. Unfortunately, the independent powering has been proved to fail. In order to solve the power distribution challenges and to provide noiseless voltages, this thesis focuses on the design of a low noise, limited area, low power consumption and full on-chip power management in CPS chips. The CPS are firstly introduced drawing the design requirements of the power management. The power distribution dedicated to CPS chips is then proposed, in which the power management is utilized as the second power conversion stage. Two full on-chip regulators are proposed to generate the analog power supply voltage and the reference voltage required by correlated double sampling operation, respectively. Two prototypes have verified these regulators. They can meet the requirements of CPS. Moreover, the power management techniques and the radiation tolerance design are also presented in this thesis.
|
6 |
Développement de capteurs à pixels CMOS pour un détecteur de vertex adapté au collisionneur ILC / Development of CMOS pixel sensors for a vertex detector suited to the ILCFu, Yunan 09 May 2012 (has links)
Le travail de thèse a consisté, en priorité, à s’approprier les technologies d’intégration verticale en usage dans l’industrie pour réaliser des mémoires à plusieurs étages, et à en évaluer l’apport pour les capteurs à pixel CMOS (CPS). Cette approche s’appuie sur la capacité de l’industrie à interconnecter des puces amincies empilées les unes sur les autres. Elle ouvre la perspective d’associer plusieurs microcircuits superposés à un même pixel, en dépits de sa taille réduite. L’interconnexion est donc réalisée au niveau du pixel. Ce saut technologique permet de lever la majorité des obstacles à l’obtention de performances optimales des CPS. On peut en particulier combiner des puces réalisées dans des technologies CMOS très différentes, chacune optimale pour une fonctionnalité précise. La collection des charges du signal peut ainsi être réalisée dans une couche dédiée, les microcircuits de conditionnement analogique des signaux peuvent être concentrés dans une autre couche, une troisième couche pouvant héberger les parties numériques assurant la compression puis la transmission des signaux, etc. Ce progrès se traduit notamment par la possibilité de combiner haute résolution spatiale et lecture rapide, avec une amélioration probable de la tolérance aux rayonnements intenses.On s’affranchit de cette manière des limitations provenant des paramètres de fabrication des fondeurs, qui ne permettent pas à l’heure actuelle, de pleinement exploiter le potentiel des CPS à l’aide d’une technologie CMOS unique. / The thesis has been a priority as taking ownership of vertical integration technologies used in the industry to realize a multistage development, and to evaluate the contributions on CMOS pixel sensors (CPS). 3D integration technologies (3DIT) provide a way to mitigate this hampering correlation between speed and resolution, since they allow to staple layers of readout circuitry on top of the sensing layer, which results in a drastic increase of the functionalities located in (the shadow of) each pixel. A multi-layer structure allows for a higher spatial resolution because more and more transistors may be integrated vertically in a relatively small pixel. Moreover, bringing the components of the sensor closer to each other translates in a faster readout, owing to the reduction in the average length of the inner connecting wires. Vertical integration also opens up the possibility of combining different technologies best suited to each of the sensor main functionalities (signal sensing, analog and digital signal processing and transmission). It overcomes the limitations in this way from the foundry manufacturing parameters, which do not allow to fully exploit the potential ofCPS with a single CMOS technology. 3D-CPS are thus expected to overcome most of the limitations of standard 2DCPS, and are therefore suspected to over new perspectives for the innermost layer of the ILC vertex detector.
|
7 |
Development of a CMOS pixel sensor for the outer layers of the ILC vertex detectorZhang, Liang 30 September 2013 (has links) (PDF)
This work deals with the design of a CMOS pixel sensor prototype (called MIMOSA 31) for the outer layers of the International Linear Collider (ILC) vertex detector. CMOS pixel sensors (CPS) also called monolithic active pixel sensors (MAPS) have demonstrated attractive performance towards the requirements of the vertex detector of the future linear collider. MIMOSA 31developed at IPHC-Strasbourg is the first pixel sensor integrated with 4-bit column-level ADC for the outer layers. It is composed of a matrix of 64 rows and 48 columns. The pixel concept combines in-pixel amplification with a correlated double sampling (CDS) operation in order to reduce the temporal and fixed pattern noise (FPN). At the bottom of the pixel array, each column is terminated with an analog to digital converter (ADC). The self-triggered ADC accommodating the pixel readout in a rolling shutter mode completes the conversion by performing a multi-bit/step approximation. The ADC design was optimized for power saving at sampling frequency. Accounting the fact that in the outer layers of the ILC vertex detector, the hit density is inthe order of a few per thousand, this ADC works in two modes: active mode and inactive mode. This thesis presents the details of the prototype chip and its laboratory test results.
|
8 |
Development of a CMOS pixel sensor for the outer layers of the ILC vertex detector / Développement d'un capteur de pixels CMOS pour les couches externes du détecteur de vertex ILCZhang, Liang 30 September 2013 (has links)
Le sujet de cette thèse est de concevoir un prototype de capteur à pixel CMOS adapté aux couches extérieures du détecteur de vertex de l'International Linear Collider (ILC).Il est le premier prototype de capteur CMOS intégrant un ADC en bas de colonne de 4-bit et une matrice de pixels, dédié aux couches externes. L'architecture du prototype nommé MIMOSA 31 comprend une matrice de pixels de 48 colonnes par 64 lignes, des ADC en bas de colonne. Les pixels sont lus ligne par ligne en mode d'obturation roulant. Les ADCs reçoivent la sortie des pixels en parallèle achève réalisent la conversion en effectuant une approximation de multi-bit/step. Sachant que dans les couches externes de l'ILC, la densité de pixels touchés est de l'ordre de quelques pour mille, !'ADC est conçu pour fonctionner en deux modes (actifs et inactifs) afin de minimiser la consommation d'énergie. Les résultats indiquent que MIMOSA 31 répond aux performances nécessaires pour cette couche de capteurs. / This work deals with the design of a CMOS pixel sensor prototype (called MIMOSA 31) for the outer layers of the International Linear Collider (ILC) vertex detector. CMOS pixel sensors (CPS) also called monolithic active pixel sensors (MAPS) have demonstrated attractive performance towards the requirements of the vertex detector of the future linear collider. MIMOSA 31developed at IPHC-Strasbourg is the first pixel sensor integrated with 4-bit column-level ADC for the outer layers. It is composed of a matrix of 64 rows and 48 columns. The pixel concept combines in-pixel amplification with a correlated double sampling (CDS) operation in order to reduce the temporal and fixed pattern noise (FPN). At the bottom of the pixel array, each column is terminated with an analog to digital converter (ADC). The self-triggered ADC accommodating the pixel readout in a rolling shutter mode completes the conversion by performing a multi-bit/step approximation. The ADC design was optimized for power saving at sampling frequency. Accounting the fact that in the outer layers of the ILC vertex detector, the hit density is inthe order of a few per thousand, this ADC works in two modes: active mode and inactive mode. This thesis presents the details of the prototype chip and its laboratory test results.
|
Page generated in 0.0776 seconds