Ce travail présente un modèle de pile à combustible plus approprié au domaine du génie électrique. Le modèle qui en résulte doit être en mesure d'intégrer des circuits électroniques de puissance et de donner des informations plus pertinentes que les modèles empiriques de type circuit. Les phénomènes du coeur de pile à combustible ont été étudiés. Les analogies entre mécanique des fluides et électricité ont été utilisés dans ce travail. Nous avons introduit le principe du flux d'énergie à notre modèle. Ceci garantit l'analogie appropriée entre deux différents domaines de l'ingénierie. L'exigence du faible coût de calcul exige de limiter le modèle à une seule dimension. Nous avons d'abord élaboré un modèle des tubes de gaz et des canaux pour les systèmes multi-espèces, puis, nous avons procédé à la modélisation des couches de diffusion de gaz, de la couche de réaction et de la membrane. A ce stade, nous avons obtenu un nouveau modèle de type circuit équivalent d'une monocellule de pile à combustible. Pour le modèle de pile n-cellule, la façon la plus simple qui peut être trouvé dans la plupart des ouvrages est de multiplier la tension de sortie d'une cellule par n. Toutefois, nous avons choisi de développer le modèle réel d'un stack comprenant 3 cellules, autrement dit, de modéliser 3 cellules indépendantes et donc de tenir compte de l'effet du canal commun de gaz qui assure la distribution de chacune des cellules d'un stack. Nous avons décidé de mettre en ?uvre le modèle sous Matlab / Simulink, logiciel très utilisé en génie électrique. Les résultats des simulations ont montré que le modèle fonctionne bien. Les phénomènes internes de la cellule sous conditions opératoires spécifiées ont été illustrés. La tension de sortie de cellule à partir du modèle est bien en accord avec les résultats expérimentaux. L'effet du réseau de canal entre chaque cellule de la pile a été exploré. Bien que le résultat escompté ait été obtenu, nous avons remarqué que l'effet du réseau de distribution de gaz, d'une cellule à l'autre d'un stack de 3 cellules était moindre. Ceci est dû aux paramètres géométriques du canal que nous avons implanté dans notre modèle qui correspondent à la structure réelle de la cellule, et qui est bien conçu. Néanmoins, cet effet devrait être fortement accentué dans le cas de stack comprenant de nombreuses cellules. Afin de vérifier que notre modèle atteint bien les objectifs visés, l'association d'un stack de 3 cellules et d'un convertisseur est simulée. Nous avons constaté que la simulation se fait sans difficulté et que le modèle autorise l'analyse de l'interaction entre la pile à combustible et le circuit convertisseur; l'objectif de la thèse est donc accompli / This work is an effort to create a more proper model for electrical engineers. The resultant model should be able to incorporate with power electronic circuits and give more insight information than the empirical circuit models. The mechanic of the fuel cell has been studied. The analogies of cell mechanics to electrical circuits were used in this work. We introduced the principle of energy port to our model. This guaranties the proper analogy between two different engineering domains. The requirement of the low computational cost suggested us to limit the model to only one dimension. We first developed a model of gas tubes and channels for multi-species systems, then, proceeded to the gas diffusion layers, the catalysts and the membrane. At this level we obtained a new equivalent circuit model of the single cell system. For the n-cell stack model, the simplest way which can be found in most literature is to multiply the single cell output voltage by n. However, we chose to develop the real 3-cell stack model, i.e., there was 3 independent cells in the system and the effect of common channels between each cell was incorporated. We decided to implement the model in Matlab/Simulink because it is common to most electrical engineers. The simulation results showed that the model is working weil. The internaI phenomena of the cell at the specified condition were illustrated. The cell output voltage from the model is weil agreed with the experimental result. The effect of the channel network between each cell in the stack had been explored. Although the expected result was obtained, we noticed that the channel network effect to the 3-cell stack operation was very small. This is because the channel parameters that we gave to the model are from the real cell structure, which is weil designed. Nevertheless, this effect should be more observable in a stack system which has higher cell number. To prove that the model can fulfill the ultimate thesis goal, the 3-cell stack model was connected to boost converter. We found that the simulation can be done without problem. The interaction between the fuel cell and the converter circuit is revealed; the objective of the thesis is accomplished

Du fait de la miniaturisation grandissante des circuits électroniques, la conception de système sur puce actuelle, se heurte au problème des latences sur les fils d'interconnexions traversant tout le circuit. Un système sur puce est un ensemble de blocs de calculs (les composants IP) qui s'échangent des données. Alors que la communication à l'intérieur de ces blocs de calculs peut toujours se faire de manière synchrone, c'est à dire s'abstraire comme une action instantanée, la communication d'un bloc de calculs à un autre prend un temps qui n'est pas négligeable. Il s'écoule plusieurs cycles d'horloge entre l'émission d'une donnée sur un fil d'interconnexion et sa réception. La théorie du Latency Insensitive Design créée par Luca Carloni et Alberto Sangiovanni-Vincentelli permet entre autre de résoudre ce problème en implantant un protocole de communication basé sur la segmentation des fils d'interconnexions et sur le principe de rétroaction en cas d'embouteillage. Dans un premier temps, nous avons donné un fondement théorique à cette théorie en la rapprochant formellement d'une modélisation par Marked/Event graph (Sous ensemble sans conflit des Réseaux de Pétri) et avec des places de capacité ; ce qui génère naturellement le protocole de contrôle de flux. Cette modélisation nous amène à la problématique principale de cet ouvrage: comment, et sous quelles conditions, peut on minimiser la taille des ressources de mémorisation utilisées comme tampons intermédiaires au long de ces fils d'interconnexions? Car leur nombre et leur position peuvent se révéler critique à l'implantation matérielle. Nous allons ensuite étudier cette question sous une hypothèse naturelle de déterminisme, ce qui permet d'obtenir des régimes de fonctionnement périodiques et réguliers. Le but de cette thèse est de modifier le protocole mis en place dans la théorie du Latency Insensitive Design en prenant en compte cette hypothèse. L'étude des systèmes déterministes et des résultats existant nous a permis une première phase de modification appelée: égalisation. L'étape suivante consiste à ordonnancer statiquement ces systèmes. Pour cela, nous avons choisi de représenter explicitement l'ordonnancement de chacun des éléments du système comme un mot binaire périodique où les "1" représentent les instants d'activités et les "0" d'inactivités tel que M. Pouzet et al. l'ont introduit dans le "N-synchronous Kahn network". Une étude approfondie des différentes classes de mots binaires existants (mot de Sturm, de Christoffel, de Lyndon ou encore mécaniques) a précédé leur association à la théorie du Latency Insensitive Design et au processus d'égalisation pour obtenir des systèmes déterministes ordonnancés statiquement.

Le travail réalisé lors de cette thèse s’inscrit dans le projet de création d’un calorimètre électromagnétique pour le futur International Linear Collider (ILC) au sein de la collaboration CALICE. Le calorimètre est dit ultra-granulaire du fait du grand nombre de pixels de détection : environ 82 millions dans le calorimètre final complet. C’est ce nombre élevé de détecteurs à lire qui a conduit au développement de circuits intégrés dédiés à cette tâche, l’usage d’électronique classique n’étant pas possible dans ce cas du fait de contraintes dimensionnelles. Les travaux démarrent par l’étude de la puce SKIROC2, développée par le laboratoire Omega, qui est l’état de l’art de l’ASIC de lecture pour ce projet. Les performances sur carte de test et dans l’environnement du détecteur ont été mesurées, ce qui a permis de tirer certaines conclusions sur les forces et les faiblesses de SKIROC2. Après cette étude, le travail a été le développement d’un nouvel ASIC de lecture se basant sur SKIROC2. L’objectif étant de préserver les forces de SKIROC2 tout en tentant d’en corriger les faiblesses. Le nouvel ASIC a été conçu dans une technologie tout juste disponible au moment de la conception. Il a donc tout fallu redessiner en repartant de zéro. Il s’agit en cela de building blocks plus que d’un véritable ASIC de lecture. Trois structures de préamplificateurs de charge ont été testées, l’architecture générale et le fonctionnement d’un canal de lecture étant largement inspirés de SKIROC2. / This work takes place in the design project of the electromagnetic calorimeter for the future International Linear Collider (ILC) within the CALICE collaboration. The final calorimeter will be made of 82 million of PIN diodes; this is where the term “high granularity” comes from. The need for a read-out ASIC is a consequence of this high number of detectors, knowing that the dimensions of the electromagnetic calorimeter are a big constraint: the standard electronics is not an option. This work starts from an existing ASIC called SKIROC2. This state-of-the-art read-out chip has been designed by the Omega laboratory, a member of the CALICE collaboration. The performances on testboard and in the detector environment have been measured. It allowed to conclude on the advantages and drawbacks of using SKIROC2 in the calorimeter. After that the focus has been made on the design of a new read-out chip based on SKIROC2. The main goal was to preserve the good performances of SKIROC2 while trying to correct the encountered issues. This new ASIC has been developped in a newly released technology available during the design phase. Therefore the design has been started from scratch. The final chip is composed of building blocks rather than a ready-to-use read-out chip. Three charge preamplifier designs have been tested, the general architecture of a read-out channel being largely inspired by SKIROC2.

La course à la miniaturisation des circuits électroniques pousse à développer des systèmes faible coût, quece soit en terme de consommation d'énergie ou de ressources de calcul. Il est ainsi possible de réduire la consommationen diminuant la tension d'alimentation et/ou la fréquence d'horloge, mais ceci a pour conséquence de diminuer aussila vitesse de fonctionnement du circuit. Une commande prédictive rapide permet alors de gérer dynamiquement un telcompromis, de manière à ce que la consommation d'énergie soit minimisée tout en garantissant de bonnes performances.Les stratégies de commande proposées ont notamment l'avantage d'être très robustes aux dispersions technologiquesqui sont un problème récurrent dans les nanopuces. Des solutions sont également proposées afin de réduire le coût decalcul du contrôleur. Les systèmes à échantillonnage non-uniforme, dont la loi de commande est calculée et mise à jourlorsqu'un événement est déclenché, sont ainsi étudiés. Ce principe permet de réduire le nombre d'échantillons et, parconséquent, d'économiser des ressources de calcul, tout en garantissant de bonnes performances du système commandé.Des résultats de simulation, et surtout expérimentaux, valident finalement l'intérêt d'utiliser une telle approche.

La course à la miniaturisation des circuits électroniques pousse à développer des systèmes faible coût, quece soit en terme de consommation d’énergie ou de ressources de calcul. Il est ainsi possible de réduire la consommationen diminuant la tension d’alimentation et/ou la fréquence d’horloge, mais ceci a pour conséquence de diminuer aussila vitesse de fonctionnement du circuit. Une commande prédictive rapide permet alors de gérer dynamiquement un telcompromis, de manière à ce que la consommation d’énergie soit minimisée tout en garantissant de bonnes performances.Les stratégies de commande proposées ont notamment l’avantage d’être très robustes aux dispersions technologiquesqui sont un problème récurrent dans les nanopuces. Des solutions sont également proposées afin de réduire le coût decalcul du contrôleur. Les systèmes à échantillonnage non-uniforme, dont la loi de commande est calculée et mise à jourlorsqu’un événement est déclenché, sont ainsi étudiés. Ce principe permet de réduire le nombre d’échantillons et, parconséquent, d’économiser des ressources de calcul, tout en garantissant de bonnes performances du système commandé.Des résultats de simulation, et surtout expérimentaux, valident finalement l’intérêt d’utiliser une telle approche. / The demand of electronic components in all embedded and miniaturized applications encourages to developlow-cost components, in term of energy consumption and computational resources. Actually, the power consumption canbe reduced when decreasing the supply voltage and/or the clock frequency, but with the effect that the device runs moreslowly in return. Nevertheless, a fast predictive control strategy allows to dynamically manage this tradeoff in order tominimize the energy consumption while ensuring good performance of the device. Furthermore, the proposals are highlyrobust to tackle variability which is a real problem in nanometric systems on chip. Some issues are also suggested inthis thesis to reduce the control computational cost. Contrary to a time-triggered system where the controller calculatesthe control law at each (constant and periodic) sampling time, an event-based controller updates the control signalonly when the measurement sufficiently changes. Such a paradigm hence calls for resources whenever they are indeednecessary, that is when required from a performance or stability point of view for instance. The idea is to soften thecomputational load by reducing the number of samples and consequently the CPU utilization. Some simulation andexperimental results eventually validate the interest of such an approach.

Ces travaux de thèse portent sur l'accélération de calculs de la cryptographie sur courbes elliptiques (ECC) grâce à une représentation peu habituelle des nombres, appelée représentation modulaire des nombres (ou RNS pour residue number system). Après un état de l'art de l'utilisation du RNS en cryptographie, plusieurs nouveaux algorithmes RNS, plus rapides que ceux de l'état de l'art, sont présentés. Premièrement, nous avons proposé un nouvel algorithme d'inversion modulaire en RNS. Les performances de notre algorithme ont été validées via une implantation FPGA, résultant en une inversion modulaire 5 à 12 fois plus rapide que l'état de l'art, pour les paramètres cryptographiques testés. Deuxièmement, un algorithme de multiplication modulaire RNS a été proposé. Cet algorithme décompose les valeurs en entrée et les calculs, afin de pouvoir réutiliser certaines parties lorsque c'est possible, par exemple lors du calcul d'un carré. Il permet de réduire de près de 25 % le nombre de pré-calculs à stocker et jusqu'à 10 % le nombre de multiplications élémentaires pour certaines applications cryptographiques (p. ex. le logarithme discret). Un algorithme d'exponentiation reprenant les mêmes idées est aussi présenté, réduisant le nombre de multiplications élémentaires de 15 à 22 %, contre un surcoût en pré-calculs à stocker. Troisièmement, un autre algorithme de multiplication modulaire RNS est proposé, ne nécessitant qu'une seule base RNS au lieu de 2 pour l'état de l'art, et utilisable uniquement dans le cadre ECC. Cet algorithme permet, pour certains corps bien spécifiques, de diviser par 2 le nombre de multiplications élémentaires et par 4 les pré-calculs à stocker. Les premiers résultats FPGA donnent des implantations de notre algorithme jusqu'à 2 fois plus petites que celles de l'algorithme de l'état de l'art, pour un surcoût en temps d'au plus 10 %. Finalement, une méthode permettant des tests de divisibilités multiples rapides est proposée, pouvant être utilisée en matériel pour un recodage de scalaire, accélérant certains calculs pour ECC. / The main objective of this PhD thesis is to speedup elliptic curve cryptography (ECC) computations, using the residue number system (RNS). A state-of-art of RNS for cryptographic computations is presented. Then, several new RNS algorithms, faster than state-of-art ones, are proposed. First, a new RNS modular inversion algorithm is presented. This algorithm leads to implementations from 5 to 12 times faster than state-of-art ones, for the standard cryptographic parameters evaluated. Second, a new algorithm for RNS modular multiplication is proposed. In this algorithm, computations are split into independant parts, which can be reused in some computations when operands are reused, for instance to perform a square. It reduces the number of precomputations by 25 % and the number of elementary multiplications up to 10 %, for some cryptographic applications (for example with the discrete logarithm). Using the same idea, an exponentiation algorithm is also proposed. It reduces from 15 % to 22 % the number of elementary multiplications, but requires more precomputations than state-of-art. Third, another modular multiplication algorithm is presented, requiring only one RNS base, instead of 2 for the state-of-art. This algorithm can be used for ECC and well-chosen fields, it divides by 2 the number of elementary multiplications, and by 4 the number of precomputations to store. Partial FPGA implementations of our algorithm halves the area, for a computation time overhead of, at worse, 10 %, compared to state-of-art algorithms. Finally, a method for fast multiple divisibility tests is presented, which can be used in hardware for scalar recoding to accelerate some ECC computations.

Ce travail traite d'un système d'Identification Rapide des Ions et de Spectroscopie (IRIS), développé pour la recherche des noyaux de fusion super-lourds. La mesure de l'énergie du noyau, ainsi que l'enregistrement de sa chaîne de décroissance alpha, imposent à l'instrumentation des contraintes spécifiques. Celles-ci concernent la dynamique d'énergie que l'instrumentation doit accepter, mais aussi son temps de récupération après implantation du noyau de fusion dans le détecteur. Le système IRIS est placé en sortie d'un préamplificateur de charge, lui-même connecté à un détecteur (Si) de particule. Le principe du système consiste à numériser le signal de sortie du préamplificateur auquel deux traitements numériques du signal sont appliqués. Le premier traitement a pour but de détecter l'interaction de la particule avec le détecteur. Le second traitement permet de mesurer la charge créée dans le détecteur lors de l'interaction. Le caractère programmé des traitements autorise de nombreuses possibilités concernant tant le choix de la nature des traitements que celui des réglages de leurs paramètres de fonctionnement. Après avoir montré l'impossibilité d'utiliser une chaîne d'électronique conventionnelle pour la détection des noyaux de fusion, la structure d'IRIS est présentée ainsi que différents traitements numériques (étude et tests).

L'effet magnéto-impédant géant (MIG) traduit la forte variation de l'impédance d'un conducteur ferromagnétique soumis à une variation de champ magnétique externe. L'objectif de ce travail de thèse est l'optimisation des performances en bruit d'un magnétomètre à MIG. Ces dernières limitent ultimement le plus petit champ magnétique mesurable. Ainsi, nous présentons l'étude des propriétés physiques du matériau permettant d'évaluer la sensibilité propre de l'élément sensible à l'aide d'un modèle simpli fié. L'originalité de cette étude réside dans la prise en compte de la sensibilité exprimée en V/T, liée à l'amplitude d'excitation optimale, comme critère de performance. A fin d'accroître encore cette sensibilité, les dispositifs MIG sont associés à une bobine de capture. La réponse en champ du quadripôle ainsi constitué est modélisée. La capacité parasite de la bobine, identifi ée comme un facteur limitant, implique alors une fréquence d'excitation optimale propre à chaque élément sensible. Finalement, une modélisation globale des performances en bruit, intégrant de plus le conditionnement électronique, est développée. Celle-ci permet de prédire et d'analyser les performances en fonction des conditions de mise en oeuvre, notamment vis-à-vis du type de démodulation. Ces résultats valident l'intérêt de la structure quadripôle et apportent un éclairage important sur le choix du point de fonctionnement en champ statique du capteur. Ce travail permet alors de réaliser un magnétomètre optimisé. Il affi che des performances très honorables avec un niveau de bruit équivalent en champ inférieur à 1 pT/sqrt(Hz) en zone de bruit blanc.

La Magneto-Impédance Géante (GMI) consiste en une forte variation de l’impédance d’un matériau ferromagnétique doux parcouru par un courant d’excitation alternatif haute fréquence lorsqu’il est soumis à un champ magnétique extérieur. Ce travail de thèse introduit de nouvelles techniques numériques et les pistes d’optimisation associées pour les capteurs GMI à haute sensibilité. L'originalité réside dans l'intégration d'un synthétiseur de fréquence et d'un récepteur entièrement numérique pilotés par un processeur de traitement de signal. Ce choix instrumental se justifie par le souhait de réduire le bruit de l’électronique de conditionnement qui limite le niveau de bruit équivalent en champ. Ce dernier caractérise le plus petit champ mesurable par le capteur. Le système de conditionnement conçu est associé à la configuration magnétique off-diagonal pour accroître la sensibilité intrinsèque de l’élément sensible. Cette configuration magnétique consiste en l’utilisation d’une bobine de détection autour du matériau ferromagnétique. Cette association permet en outre d’obtenir une caractéristique impaire de la réponse du capteur autour du champ nul, et par conséquent de pouvoir mettre en œuvre et d’utiliser le capteur sans avoir recours à une polarisation magnétique. Ce choix permet ainsi d’éliminer, ou au moins de minimiser les problématiques liées aux offsets des dispositifs GMI, tout en validant l’intérêt de cette configuration magnétique, notamment sur le choix du point de fonctionnement. Une modélisation des performances en bruit de toute la chaîne de mesure, incluant le système de conditionnement numérique, est réalisée. Une comparaison entre les niveaux de bruit équivalent en champ attendus par le modèle et mesurés est effectuée. Les résultats obtenus ont permis de dégager des lois générales d’optimisation des performances pour un capteur GMI numérique. Partant de ces pistes d’optimisation, un prototype de capteur complet et optimisé a été implémenté sur FPGA. Ce capteur affiche un niveau de bruit équivalent en champ de l’ordre de 1 pT/√Hz en zone de bruit blanc. En outre, ce travail permet de valider l’intérêt des techniques numériques dans la réalisation de dispositifs de mesure à haute sensibilité. / The Giant Magneto-Impedance (GMI) is a large change of the impedance of some soft ferromagnetic materials, supplied by an alternating high-frequency excitation current, when they are submitted to an external magnetic field. This thesis presents the design and performance of an original digital architecture for high-sensitivity GMI sensors. The core of the design is a Digital Signal Processor (DSP) which controls two other key elements: a Direct Digital Synthesizer (DDS) and a Software Defined Radio (SDR) or digital receiver. The choice of these digital concepts is justified by the will to reduce the conditioning electronics noise that limits the equivalent magnetic noise level. The latter characterizes the smallest measurable field by the sensor. The developed conditioning system is associated with the off-diagonal magnetic configuration in order to increase the intrinsic sensitivity of the sensitive element. This magnetic configuration consists of the use of an additional a pick-up coil wound around the ferromagnetic material. This association also makes it possible to obtain an asymmetrical characteristic (odd function) of the sensor response near the zero-field point and to consequently allow for sensor implementation and use without any bias magnetic field. Thus, this choice eliminates, or at least minimizes, the problems related to the offset cancelling of the GMI devices. Also, it validates the advantage of this magnetic configuration, especially the choice of the operating point. Modeling of the noise performance of the entire measurement chain, including the digital conditioning, is performed. A comparison between the expected and measured equivalent magnetic noise levels is then carried out. The results yield general optimization laws for a digital GMI sensor. Using these laws, an optimized prototype of a GMI sensor is designed and implemented on FPGA. An equivalent magnetic noise level in a white noise zone region of approximately 1 pT/√ Hz is obtained. Furthermore, this work also makes it possible to validate the interest of digital techniques in the realization of a high-sensitivity measuring devices.