No description available.

Depuis quelques années, les explosifs artisanaux à base de peroxyde sont fréquemment utilisés dans les actes de terrorisme. Leur simplicité de conception ne les rend pas moins inoffensifs car ils sont tout aussi puissants que ceux à base de TNT (trinitrotoluène). Au regard des enjeux majeurs de la sécurité globale et en particulier de la protection du citoyen, il devient nécessaire de bénéficier d'instruments de détection fiables. C'est dans ce cadre que s'inscrit ce travail de thèse qui vise à développer un capteur intégré, sensible et sélectif aux traces d'explosifs, notamment ceux à base de peroxyde. Ce nez électronique est constitué d'une matrice de transistors à nanotubes de carbone (CNTFET) et d'une électronique et traitement des données. Après une brève introduction relative aux CNTFET pour la détection gazeuse, nous présentons les bases de l'élaboration d'une modélisation électrique du capteur. Cette modélisation a pour but, à terme, de permettre aux concepteurs decircuits intégrés de bénéficier d'un support de simulation des CNTFET, nécessaire à la mise en oeuvre de l'électronique de contrôle et de conditionnement des signaux. Nous détaillerons également ce qui constitue selon nous l'étape fondamentale précédant l'élaboration d'un modèle compact prédictif basé sur la physique, c'est à dire la compréhension topologique du réseau de nanotubes. Nous détaillerons alors différentes probabilités de contacts entre nanotubes. Nous présentons ensuite,l'élaboration de l'électronique permettant le contrôle des potentiels appliqués aux CNTFET et le conditionnement des signaux électriques. Ce conditionnement a pour objectif d'acheminer les réponses électriques du capteur vers des architectures de traitement de données utilisées pour la détection des différents gaz cibles. L'électronique intégrée en technologie CMOS HV (haute tension) est alimentée par pile basse tension. Des pompes de charge, élévateurs de tension, générant ces hautes tensions ont été étudiées, modélisées et réalisées. Nous proposons également dans ce manuscrit une nouvelle architecture de pompe de charge qui constitue, dans certaines plages d'utilisation, une alternative intéressante aux pompes de charge les plus performantes utilisées jusqu'à présent. / For the last few years, improvised peroxide based explosives are frequently used in acts of terrorism. Their simple design does not make them less threatening than those based on TNT because they are equally as powerful as those based on TNT (trinitrotoluene). In view of the major issues of the overall safety and, in particular, the citizens' protection, it becomes necessary to enjoy reliable detection instruments. Such is the background of this PhD work which aims to develop a built-in sensor,sensitive and selective to traces of explosives, especially those based on peroxide. This electronic nose is made up of a network of carbon nanotube field-effect transistors (CNTFET), and data processing hardware. After a brief introduction relating to CNTFETs for gaseous detection, we will provide the basis for the elaboration of an electronic modeling of the sensor. This modeling aims, at the end, to allow designers of integrated circuits to benefit from a simulation support of CNTFETs, required to the implementation of control and signal conditioning electronics. We will also detail what are the fundamental steps mandatory before the development of a predictive compact model based on physics, which means the topological understanding of the nanotubes network. Then, we will describe different probabilities of contacts between nanotubes. Later, we will introduce the elaboration of the electronics allowing the control of the voltages applied to the CNTFETs and the electrical signals conditioning. The objective of this conditioning is to carry electrical responses from the sensor to data processing architectures used for the detection of the different target gasses. High Voltage CMOS integrated electronics are powered by low-voltage batteries. Charge pumps and voltage boosters which generate these high voltages, have been investigated, modeled and carried out. We also provide in this dissertation a new charge pump architecture which offers, in some ranges of application, an interesting alternative to the most efficient charge pumps used until now.

Diese Arbeit beschäftigt sich mit der Entwicklung und Implementierung eines Algorithmus zur Berechnung des diffusiven elektronischen Transportes durch Kohlenstoffnanoröhrchen-Feldeffekttransistoren (CNTFETs) unter Verwendung des Drift-Diffusions-Modells. Als Grundlage dient ein bekannter, eindimensionaler Algorithmus für klassische Halbleiter, durch welchen das elektrostatische Potential im stationären Zustand berechnet werden kann. Dieser Algorithmus wird erweitert, um die geometrischen und physikalischen Besonderheiten von CNTFETs, insbesondere die Quasi-Eindimensionalität, zu berücksichtigen. Wichtige Kenngrößen des CNTFETs werden berechnet und deren Abhängigkeit von den Bauteilparametern wird untersucht.:1. Einleitung 2. Theoretische Betrachtungen 2.1. Kohlenstoffnanoröhrchen 2.1.1. Graphen als Baustein für CNTs 2.1.2. Eigenschaften von CNTs 2.2. Drift-Diffusions-Modell 2.2.1. Drift-Diffusions-Gleichungen 2.2.2. Kontinuitätsgleichungen 2.2.3. Poisson-Gleichung 3. Implementierung 3.1. Modell für klassische Halbleiter 3.1.1. Herleitung der dimensionslosen Bewegungsgleichungen 3.1.2. Umformung der Drift-Diffusions-Gleichungen 3.1.3. Iterative Lösung des Gleichungssystems 3.2. Anwendung des Modells auf Kohlenstoffnanoröhrchen 3.2.1. Betrachtetes Modell 3.2.2. Separationsansatz und Poisson-Gleichung 3.2.3. Anpassung der Drift-Diffusions-Gleichungen 3.2.4. Gate-Spannung 3.2.5. Intrinsische Ladungsträgerdichte und Ladungsträgerrandbedingungen 3.2.6. Dielektrizität 3.3. Numerik 3.3.1. Berechnung der Ladungsträgerdichten 3.3.2. Lösung der Poisson-Gleichung 3.3.3. Iterative Veränderung von Parameterwerten 3.3.4. Überprüfung der Konvergenz des Gitters 4. Auswertung 4.1. Literaturmodelle 4.2. Ergebnisse 4.2.1. Potentialverlauf 4.2.2. Potentialplateau 4.2.3. Abschirmlänge 4.2.4. Stromfluss 4.2.5. Rechenzeit 5. Zusammenfassung Anhang A. Herleitung der Drift-Diffusions-Gleichungen aus der Boltzmann-Transportgleichung B. Herleitung der eindimensionalen Poisson-Gleichung aus dem Separationsansatz

The Schottky barrier, contact resistance and carrier mobility in carbon nanotube (CNT) field-effect transistors (FETs) are discussed in detail in this thesis. Novel extraction methods and definitions are proposed for these parameters. A technology comparison with other emerging transistor technologies and a performance projection study are also presented. A Schottky barrier height extraction method for CNTFETs considering one-dimensional (1D) conditions is developed. The methodology is applied to simulation and experimental data of CNTFETs feasible for manufacturing. Y-function-based methods (YFMs) have been applied to simulation and experimental data in order to extract a contact resistance for CNTFETs. Both extraction methods are more efficient and accurate than other conventional approaches. Practical mobility expressions are derived for CNTFETs covering the ballistic as well as the non-ballistic transport regime which enable a straightforward evaluation of the transport in CNTs. They have been applied to simulation and experimental data of devices with different channel lengths and Schottky barrier heights. A comparison of fabricated emerging transistors based on similar criteria for various application scenarios reveals CNTFETs as promising candidates to compete with Si-based technologies in low-power static and dynamic applications. A performance projection study is suggested for specific applications in terms of the studied design parameters.

The carbon nanotube-based field effect transistor (CNTFET) possesses the potential to overcome limitations of state-of-the-art technologies such as silicon-based complementary metal-oxide-semiconductors. However, the carbon nanotube (CNT) technology is still at its infancy and technology development is still necessary to exploit the CNT properties such as high charge carrier mobility, high current carrying capability, one-dimensional charge transport and their versatile integrability. Within this work significant progress has been achieved scientifically and technologically in the advance of high frequency (HF) CNTFETs for analog applications. According to simulations by others, a technology flow has been developed based on electron beam lithography for bottom gated HF CNTFETs which outperform state-of the art top gate architectures with respect to their parasitic capacitances. Moreover, the impact of electrostatic doping on the CNTFETs has been investigated. In particular, the dynamics of water desorption from the CNTFETs and the related reduction of p-type doping was investigated and the different impact of the n-type dopant polyethylenimine onto the channel region and contact region could be separated for the first time. Furthermore, the impact of doped CNT bundles on the device performance has been studied. It could be shown in detail for the first time, that high off-state source-drain leakage currents can be due to bundled semiconducting CNTs and does not necessarily imply the presence of metallic CNTs. The within the framework of this thesis designed and realized HF CNTFETs are operating in the GHz range with cut-off frequencies up to 14 GHz and maximum frequencies of oscillation up to 6 GHz at a channel length of 280 nm. Moreover, the impact of the spacer between the source-/ drain- to the gate electrode on the HF properties of the CNTFETs has been investigated experimentally for the first time. Simulations by others have successfully confirmed that a symmetrical reduction of the source to gate electrode spacer results in an increased device speed. By asymmetrically reducing the source to gate electrode spacer and in parallel increasing the drain-to-gate electrode spacer the device speed can be further enhanced. Moreover, within this work it has been experimentally indicated for the first time that the device properties of HF CNTFETs can be tuned by different device geometries towards either highest linearity or speed.

Parmi les nouveaux nano-dispositifs, les CNTFETs sont des candidats prometteurs. Mais les circuits à base de nanotubes auront une probabilité élevée de défectuosité lors de la fabrication et une assez grande dispersion des caractéristiques. Dans ce contexte, cette thèse étudie l'implantation de portes logiques élémentaires à base de CNTFETs. Une comparaison précise de plusieurs structures logiques montre les avantages de la structure complémentaire pour les applications futures. L'influence des variations paramétriques sur les caractéristiques des CNTFETs et des portes logiques complémentaires est ensuite analysée. Une étude synthétique des défauts et fautes transitoires spécifiques aux circuits à base de CNTFETs est présentée. Enfin, une structure logique redondante est proposée pour réduire l'effet des dispersions paramétriques et pour améliorer le rendement de fabrication en tolérant certains défauts.

Afin de permettre de développer un modèle de mémoire non-volatile basée sur le transistor à nanotube de carbone à commande optique qui est utilisée dans des circuits électroniques neuromorphiques, il est nécessaire de comprendre les physiques électroniques et optoélectroniques des nanotubes de carbone, en particulier l'origine de l'effet mémoire que présente ces transistors. C'est dans ce contexte général que cette thèse s'intègre. Le travail est mené sur trois plans : * Caractériser électriquement et optoélectroniquement des structures de test des CNTFETs et des OG-CNTFETs. * Développer un modèle compact pour les contacts Schottky dans les transistors à nanotube de carbone de la façon auto-cohérente basé sur le diamètre et la nature du métal d'électrode en utilisant la méthode de la barrière effective avec les paramètres nécessaires calibrés. * Modéliser l'OG-CNTFET selon les régimes de fonctionnement, lecture, écriture, effacement ou programmation pour application à une mémoire non-volatile en intégrant le mécanisme de piégeage et dépiégeage à l'interface polymère/oxyde.

Afin de permettre de développer un modèle de mémoire non-volatile basée sur le transistor à nanotube de carbone à commande optique qui est utilisée dans des circuits électroniques neuromorphiques, il est nécessaire de comprendre les physiques électroniques et optoélectroniques des nanotubes de carbone, en particulier l’origine de l'effet mémoire que présente ces transistors. C’est dans ce contexte général que cette thèse s'intègre. Le travail est mené sur trois plans :• Caractériser électriquement et optoélectroniquement des structures de test des CNTFETs et des OG-CNTFETs.• Développer un modèle compact pour les contacts Schottky dans les transistors à nanotube de carbone de la façon auto-cohérente basé sur le diamètre et la nature du métal d’électrode en utilisant la méthode de la barrière effective avec les paramètres nécessaires calibrés.• Modéliser l'OG-CNTFET selon les régimes de fonctionnement, lecture, écriture, effacement ou programmation pour application à une mémoire non-volatile en intégrant le mécanisme de piégeage et dépiégeage à l’interface polymère/oxyde. / This PhD thesis presents a computationally efficient physics-based compact model for optically-gated carbon nanotube field effect transistors (OG-CNTFETs), especially in the non-volatile memory application. This model includes memory operations such as “read”, “write”, “erase” or “program”, and “reset” which are modeled using trapping and detrapping mechanisms at the polymer/oxide interface. The relaxation of the memory state is taken into account. Furthermore, the self-consistent modeling of Schottky barriers at contacts between the carbon nanotube channel and metal electrodes is integrated in this model applying the effective Schottky barrier method. The Schottky contact model can be included in CNTFET based devices for a typical biasing range of carbon nanotube transistors. This compact model is validated by the good agreement between simulation results and experimental data (I-V characteristics). In the non-volatile memory application, this model can fully reproduce device behaviors in transient simulations. A prediction study of the key technological parameter, the CNT diameter variety is established to expect its impact on the transistor performance, and more importantly, on the memory operation. In the other hand, this thesis presents a preliminary electric characterization (I-V) of CNTFETs and OG-CNTFETs for the device modeling database. A preliminary optoelectronic characterization method is proposed.

This thesis aims at investigating size dependence of properties of nanostructures from the point of view of a general scaling theory that smoothly connects properties of the bulk to that of nanostructures. Two different examples of a ``static'' and a ``dynamic'' property are considered in this study. The first example studied is of size dependence of coefficient of thermal expansion (CTE) which a static property of nanostructures. The CTE of nanobars and nanoslabs is studied using equilibrium molecular dynamics and dynamical matrix formulation in an electrically insulating medium. It is found that the fractional change in CTE from the bulk value scales inversely with the size of the nanostructures, thus, showing a simple description in terms of a scaling theory. In the second part, electron transport in carbon nanotube field effect transistors (CNTFETs) is studied using Landauer formalism. A CNTFET involves transport through a 1-d ballistic carbon nanotube channel with Schottky barriers (SB) at contacts which determines the transport characteristics. The CNT is modeled as a 1-d semiconductor having only two bands separated by an energy gap which depends inversely on tube diameter. After the contact is made, a self-consistent potential appears due to charge transfer between CNT and metal, which is calculated by solving Poisson equation. The electron transmission across the barriers is calculated using WKB approximation. Current and conductance are calculated using Landauer-Buttiker formula. Diameter dependence of properties like, conductance, threshold voltage, VON, etc. is calculated. It is found that there is no simple scaling for a property for small values of diameter. The scaling form is, however, found to be valid for larger diameters. Also, other calculated device characteristics are in close agreement with experiments. The model presented in this thesis is the first detailed study illustrating the applicability of the scaling approach to the properties of nanostructures. The static properties show scaling behavior, while ``dynamic'' properties derived from electronic response do not.

This thesis investigates the fabrication and integration of nanoscale field-effect transistors based on individual semiconducting carbon nanotubes. Such devices hold great potential for integrated circuits with large integration densities that can be manufactured on glass or flexible plastic substrates. A process to fabricate arrays of individually addressable carbon-nanotube transistors has been developed, and the electrical characteristics of a large number of transistors has been measured and analyzed. A low-temperature-processed gate dielectric with a thickness of about 6 nm has been developed that allows the transistors and circuits to operate with voltages of about 1.5 V. The transistors show excellent electrical properties, including a large transconductance (up to 10 µS), a large On/Off ratio (>10^4), a steep subthreshold swing (65 mV/decade), and negligible leakage currents (~10^-13 A). For the realization of unipolar logic circuits, monolithically integrated load resistors based on high-resistance metallic carbon nanotubes or vacuum-evaporated carbon films have been developed and analyzed by four-probe and transmission line measurements. A variety of combinational logic circuits, such as inverters, NAND gates and NOR gates, as well as a sequential logic circuit based on carbon-nanotube transistors and monolithically integrated resistors have been fabricated on glass substrates and their static and dynamic characteristics have been measured. Optimized inverters operate with frequencies as high as 2 MHz and switching delay time constants as short as 12 ns. / Thema dieser Arbeit ist die Herstellung und Integration von Feldeffekt-Transistoren auf der Grundlage einzelner halbleitender Kohlenstoffnanoröhren. Solche Bauelemente sind zum Beispiel für die Realisierung integrierter Schaltungen mit hoher Integrationsdichte auf Glassubstraten oder auf flexiblen Kunststofffolien von Interesse. Zunächst wurde ein Herstellungsverfahren für die Anfertigung einer großen Anzahl solcher Transistoren auf Glas- oder Kunststoffsubstraten entwickelt, und deren elektrische Eigenschaften wurden gemessen und ausgewertet. Das Gate-Dielektrikum dieser Transistoren hat eine Schichtdicke von etwa 6 nm, so das die Versorgungsspannungen bei etwa 1.5 V liegen. Die Transistoren haben sehr gute elektrische Parameter, z.B. einen großen Durchgangsleitwert (bis zu 10 µS), ein großes Modulationsverhältnis (>10^4), einen steilen Unterschwellanstieg (65 mV/Dekade) und vernachlässigbar kleine Leckströme (~10^-13 A). Für die Realisierung unipolarer Logikschaltungen wurden monolithisch integrierte Lastwiderstände auf der Grundlage metallischer Kohlenstoffnanoröhren mit großem Widerstand oder mittels Vakuumabscheidung erzeugter Kohlenstoffschichten entwickelt und u. a. mittels Vierpunkt- und Transferlängen-Messungen analysiert. Eine Reihe kombinatorischer Schaltungen, z.B. Inverter, NAND-Gatter und NOR-Gatter, sowie eine sequentielle Logikschaltung wurden auf Glassubstraten hergestellt, und deren statische und dynamische Parameter wurden gemessen. Optimierte Inverter arbeiten bei Frequenzen von bis zu 2 MHz und haben Signalverzögerungen von lediglich 12 ns.