La mesure cardiaque sans contact réalisée grâce aux méthodes de photopléthysmographie sans contact est un domaine de recherche très actif. Depuis l'introduction en 2010 d'une nouvelle méthode de mesure avec des capteurs optiques d'entrée de gamme (webcam PC), les travaux de recherche se sont multipliés. Ainsi, on observe une plus grande diversité des méthodes proposées afin de réaliser la mesure. Egalement, la précision de la mesure a grandement progressé et les scénarios et possibilités d'usage de la technologie sont aujourd'hui très nombreux. Au cœur de ce processus de mesure, la segmentation dans l'image de la ou les zones d'intérêt est une étape clé. Nous proposons dans cette thèse une méthode innovante afin de réaliser la mesure photoplethysmographique sans contact en identifiant implicitement les zones de peau vivante dans la vidéo. Nous avons montré que notre approche permet d'améliorer la qualité de la mesure en favorisant les zones dans l'image où le signal est de plus grande qualité. Afin de rendre possible l'intégration de notre solution, nous avons proposé une nouvelle méthode de segmentation en superpixels, nommée IBIS, qui permet de réduire la complexité algorithmique de cette étape du traitement. Ce faisant, nous avons démontré la faisabilité de l'intégration de notre solution au sein d'une plateforme embarquée. Les différentes méthodes ont été évaluées au travers de plusieurs expérimentations afin de valider leurs performances. Notre méthode de segmentation en superpixels est comparée aux méthodes de l'état de l'art tandis que nous avons implémenté plusieurs des méthodes de mesure du signal photoplethysmographique afin de discuter de l'impact de notre approche sur la qualité de la mesure photoplethysmographique. Que ce soit pour la segmentation en superpixels ou pour l'estimation du rythme cardiaque sans contact, nous avons montré une importante plus-value de nos méthodes comparées à celles disponibles dans la littérature. Les différents travaux présentés dans ce document ont été valorisés au travers de publications en conférences et revue. / Heart-rate estimation performed with remote photoplethysmography is a very active research field. Since pioneer works in 2010, which demonstrated the feasibility of the measure with low-grade consumers’ camera (webcam), the number of scientific publications have increased significantly in the domain. Hence, we observe a multiplication of the methods in order to retrieve the photoplethysmographic signal which has led to an increased precision and quality of the heart-rate estimation. Region of interest segmentation is a key step of the processing pipeline in order to maximize the quality of the measured signal. We propose a new method to perform remote photoplethysmographic measurement using an implicit living skin identification method. Hence, we have shown that our approach lead to an improvement in both quality of the signal measured and precision of the heart-rate estimation by favoring more contributive area. As we are working with hardware integration constraint, we propose a new superpixels segmentation method which requires significantly less computation power than state of the art methods by reducing the algorithmic complexity of this step. Moreover, we have demonstrated the integration and real time capabilities by implementing our solution to an embedded device. All of our proposed method have been evaluated through different experimentations. Our new segmentation method, called IBIS, have been compared to state of the art methods to quantify the quality of the produced segmentation. To quantify the impact of our approach on the quality of the photoplethysmographic measure, we have implemented and compared state of the art methods with our proposed method. For both the superpixels segmentation and remote heart-rate estimation, our methods have shown great results and advantages compared to state of the art ones. Our works have been reviewed by the scientific community through several conference presentations and journal publications.

De par la réduction continuelle des dimensions du transistor CMOS, concevoir des systèmes sur puce (SoC) à la fois très denses et énergétiquement efficients devient un réel défi. Concernant la densité, réduire la dimension du transistor CMOS est sujet à de fortes contraintes de fabrication tandis que le coût ne cesse d'augmenter. Concernant l'aspect énergétique, une augmentation importante de la puissance dissipée par unité de surface frêne l'évolution en performance. Ceci est essentiellement dû à l'augmentation du courant de fuite dans les transistors CMOS, entraînant une montée de la consommation d'énergie statique. En observant les SoCs actuels, les mémoires embarquées volatiles tels que la SRAM et la DRAM occupent de plus en plus de surface silicium. C'est la raison pour laquelle une partie significative de la puissance totale consommée provient des composants mémoires. Ces deux dernières décennies, de nouvelles mémoires non volatiles sont apparues possédant des caractéristiques pouvant aider à résoudre les problèmes des SoCs actuels. Parmi elles, la MRAM est une candidate à fort potentiel car elle permet à la fois une forte densité d'intégration et une consommation d'énergie statique quasi nulle, tout en montrant des performances comparables à la SRAM et à la DRAM. De plus, la MRAM a la capacité d'être non volatile. Ceci est particulièrement intéressant pour l'ajout de nouvelles fonctionnalités afin d'améliorer l'efficacité énergétique ainsi que la fiabilité. Ce travail de thèse a permis de mener une exploration en surface, performance et consommation énergétique de l'intégration de la MRAM au sein de la hiérarchie mémoire d'un processeur. Une première exploration fine a été réalisée au niveau mémoire cache pour des architectures multicoeurs. Une seconde étude a permis d'évaluer la possibilité d'intégrer la MRAM au niveau registre pour la conception d'un processeur non volatile. Dans le cadre d'applications des objets connectés, de nouvelles fonctionnalités ainsi que les intérêts apportés par la non volatilité ont été étudiés et évalués. / With the downscaling of the complementary metal-oxide semiconductor (CMOS) technology,designing dense and energy-efficient systems-on-chip (SoC) is becoming a realchallenge. Concerning the density, reducing the CMOS transistor size faces up to manufacturingconstraints while the cost increases exponentially. Regarding the energy, a significantincrease of the power density and dissipation obstructs further improvement inperformance. This issue is mainly due to the growth of the leakage current of the CMOStransistors, which leads to an increase of the static energy consumption. Observing currentSoCs, more and more area is occupied by embedded volatile memories, such as staticrandom access memory (SRAM) and dynamic random access memory (DRAM). As a result,a significant proportion of total power is spent into memory systems. In the past twodecades, alternative memory technologies have emerged with attractive characteristics tomitigate the aforementioned issues. Among these technologies, magnetic random accessmemory (MRAM) is a promising candidate as it combines simultaneously high densityand very low static power consumption while its performance is competitive comparedto SRAM and DRAM. Moreover, MRAM is non-volatile. This capability, if present inembedded memories, has the potential to add new features to SoCs to enhance energyefficiency and reliability. In this thesis, an area, performance and energy exploration ofembedding the MRAM technology in the memory hierarchy of a processor architectureis investigated. A first fine-grain exploration was made at cache level for multi-core architectures.A second study evaluated the possibility to design a non-volatile processorintegrating MRAM at register level. Within the context of internet of things, new featuresand the benefits brought by the non-volatility were investigated.

L'arrivée récente de plateformes véhiculaires connectées à internet permet la diffusion de contenus d'infodivertissement en flux poussés et tirés pour les conducteurs et les passagers en situation de mobilité d'une manière comparable aux appareils de communication nomades actuels. Toutefois, la voiture constitue un terminal d'accès très différent d'un téléphone portable que ce soit en termes de caractéristiques techniques, mais aussi en matière d'usages. Cette thèse aborde le sujet de la fourniture personnalisée du contenu multimédia pour les automobilistes. Une étude des caractéristiques techniques des plateformes d'infodivertissement, des types de contenus et de métadonnées nous permet dans un premier temps de cerner les contraintes d'une architecture de fourniture individualisée pour un véhicule. La mise en perspective de ces contraintes nous permet d'établir une architecture de fourniture de contenu à la demande, implémentée dans un prototype. Nous abordons ensuite le problème de la personnalisation suivant deux axes complémentaires : D'une part, la personnalisation active qui fait intervenir une interface homme machine multimodale que nous étudions dans le cadre spécifique d'un navigateur de bibliothèque musicale en ligne permettant de créer facilement des listes de lectures multicritères dans un véhicule ; et d'autre part, la personnalisation passive du contenu qui fait intervenir une modélisation du contexte de l'utilisateur. Nous discutons de la répartition de composants fonctionnels permettant cette personnalisation passive et construisons une architecture répartie prenant en compte la définition individualisée de préférences contextuelles et son intégration dans l'architecture multimédia présentée plus haut. Les différentes solutions proposées sont enfin évaluées selon des méthodes expérimentales faisant intervenir des utilisateurs et des méthodes dites expertes.

L’augmentation de la complexité des systèmes temps-réel répartis embarqués (TR2E) et leur implication dans de nombreux domaines de notre quotidien imposent de nouvelles mé thodes de réalisation. Dans les domaines dits critiques (transport, médecine...) ces systèmes doivent satisfaire des contraintes dures pour garantir leur bon fonctionnement et éviter toutes défaillances qui engendreraient des conséquences financières ou humaines dramatiques. L’Ingénierie Dirigée par les Modèles (IDM) introduit le “modèle” - i.e. une description abstraite du système - et un ensemble d’outils (édition, transformation...) permettant la simplification et l’automatisation des étapes de conception, de validation et de génération du système. Ainsi, différentes abstractions du système sont élaborées dans des formalismes spécifiques de manière à couvrir un aspect du système et à permettre la réutilisation des outils d’analyse et de génération existants. Cependant, ces multiples représentations évoluent à des niveaux d’abstractions différents et il n’est pas toujours évident de mettre en corrélation système analysé et système généré. Ce travail de thèse exploite les concepts et les mécanismes offerts par l’IDM pour améliorer la fiabilité du processus de réalisation des systèmes critiques basé sur les modèles. L’approche que nous avons définie repose sur la définition du langage de modélisation architecturale et comportementale AADL-HI Ravenscar - un sous-ensemble du langage AADL (Architecture Analysis & Design Language) et de son annexe comportementale - contraint pour permettre conjointement l’analyse et la génération de l’ensemble des composants de l’application y compris de son exécutif, avec une sémantique proche d’un langage de programmation impératif... / The increasing complexity of distributed realtime and embedded (DRE) systems and their implication in various domains imply new design and development methods. In safety- criticial domains such as space, aeronautical, transport or medicine, their failure could result in the failure of the mission, or in dramatic damages such as human losses. This particular class of systems comes with strong requirements to satisfy safety, reliability and security properties. The Model-driven Engineering (MDE) introduces the concept of «model» - an abstract description of the system and a set of tools (editor, transformation engine, code generator) to simplify and automatize the design, the validation and the implementation of the system. Thus, various abstractions are realized using different domain-specific modeling languages in order to assess one particular aspect of the system and to re-use model-based analysis tools and generative technologies. These various representations may share some commonalities but the consistency between them is hard to validate (for example : Is the analyzed system the same as the generated one ?).This PhD thesis leverages MDE concepts and mechanisms, to enhance the reliability of the model-based development process of DRE systems. Our approach is based on the definition of the architectural and behavioral modeling language AADLHI Ravenscar, a restriction of AADL (Architecture Analysis & Design Language) and its behavioral annex. This subset of AADL constructs, comes up with a semantic close to the one of an imperative programming language, to drive both the analysis and the code generation of the application components and its relying execution platform (middleware) components...

Mémoire numérisé par la Division de la gestion de documents et des archives de l'Université de Montréal.

Mémoire numérisé par la Division de la gestion de documents et des archives de l'Université de Montréal

La complexité et l'hétérogènité des MPSoC sont accentuées par l'émergence de nouvelles applications multimédia. Pour ce genre d'architectures MPSoC, les environnements de programmation classiques ne sont pas adaptés. Cette thèse propose un flot de conception du logiciel pour MPSoC. Le flot commence par un modèle de haut niveau de l'application et de l'architecture en Simulink. La génération et la validation du logiciel sont effectuées graduellement en partant de ce premier modèle, correspondant à différents niveaux d'abstraction. Des plateformes spécifiques de développement sont employées pour permettre le débogage des différents composants logiciels. Le flot proposé a été appliqué pour la génération et validation du logiciel pour plusieurs architectures MPSoC, qui contiennent plusieurs processeurs interconnectés par un bus ou un réseau sur puce, et exécutent des applications, comme l'encodeur H.264, le décodeur M-JPEG et le décodeur MP3.

Mémoire numérisé par la Direction des bibliothèques de l'Université de Montréal.

Mémoire numérisé par la Direction des bibliothèques de l'Université de Montréal.

Les systèmes temps-réel embarqués critiques intègrent un nombre croissant de fonctionnalités comme le montrent les domaines de l'automobile ou de l'aéronautique. Ces systèmes doivent offrir un niveau maximal de sûreté de fonctionnement en disposant des mécanismes pour traiter les défaillances éventuelles et doivent être également performants, avec le respect de contraintes temps-réel strictes. Ces systèmes sont en outre contraints par leur nature embarquée : les ressources sont limitées, tels que par exemple leur espace mémoire et leur capacité de calcul. Dans cette thèse, nous traitons deux problématiques principales de ce type de systèmes. La première porte sur la manière d'apporter une meilleure tolérance aux fautes dans les systèmes temps-réel distribués subissant des défaillances matérielles multiples et permanentes. Ces systèmes sont souvent conçus avec une allocation statique des tâches. Une approche plus flexible effectuant des reconfigurations est utile si elle permet d'optimiser l'allocation à chaque défaillance rencontrée, pour les ressources restantes. Nous proposons une telle approche hors-ligne assurant un dimensionnement adapté pour prendre en compte les ressources nécessaires à l'exécution de ces actions. Ces reconfigurations peuvent demander une réallocation des tâches ou répliques si l'espace mémoire local est limité. Dans un contexte temps-réel strict, nous définissons notamment des mécanismes et des techniques de migration garantissant l'ordonnançabilité globale du système. La deuxième problématique se focalise sur l'optimisation de l'exécution des tâches au niveau local dans un contexte multicoeurs préemptif. Nous proposons une méthode d'ordonnancement optimal disposant d'une meilleure extensibilité que les approches existantes en minimisant les surcoûts : le nombre de changements de contexte préemptions et migrations locales) et la complexité de l'ordonnanceur / Critical real-time embedded systems are integrating an increasing number of functionalities, as shown in automotive domain or aeronautics. These systems require high dependability including mechanisms to handle possible failures and have to be effective, meeting hard real-time constraints. These systems are also constrained by their embedded nature : resources are limited, such as their memory and their computing capacities. In this thesis, we focus on two main problems for this type of systems. The first one is about a way to bring a better fault-tolerance in distributed real-time systems when multiple and permanent hardware failures can occur. In classical systems, the design is limited to a static task assignment. A more flexible approach exploiting reconfigurations is useful if it allows to optimize assignment at each failure for the remaining resources. We propose an off-line approach to obtain an adapted sizing taking into account necessary resources to execute these actions. These reconfigurations may require to reallocate tasks or replicas if memory capacities are limited. In a hard real-time context, we define mechanisms and migration techniques to guarantee global schedulability of the system. The second problem focus on optimizing performance to run tasks at a local level in a multicore preemptive context. We propose an optimal scheduling method allowing a better scalability than existing approaches by minimizing overheads : the number of context switches (local preemptions and migrations) and the scheduler complexity