This thesis describes the design, fabrication and characterization of AlGaN/GaN Heterostructure Field E ect Transistors (HFETs) grown by a Metal Organic Chemical Vapor Deposition (MOCVD) on sapphire substrates. The objective of this research is to develop AlGaN/GaN power devices with high breakdown voltage (greater than 1 kV) and low turn-on resistance. Various characteristics such as current drive (Idss), transconductance (gm) and threshold voltage (Vth) have also been measured and the results have been discussed. Two major challenges with the development of high breakdown voltage AlGaN/GaN HFETs in the past have been high material defect density and non-optimized fabrication technologies which gives rise to bu er leakage and surface leakage, respectively. In this thesis, mesa isolation, ohmic and gate metal contacts, and passivation techniques, have been discussed to improve the performance of these power transistors in terms of low contact resistance and low gate leakage. The relationship between breakdown voltage and Rds(ON)A with respect to the gate-drain length (Lgd) is also discussed. First, unit cell devices were designed (two-fingered cells with Wg = 100, 300, 400 m) and characterized, and then they were extended to form large area devices (upto Wg = 40 mm). The design goals were classied into three parts: - High Breakdown Voltage: This was achieved by designing devices with variations in Lgd, - Low turn-on resistance: This was achieved by optimizing the annealing temperatures as well as incorporating additional thick metal pads, as well as optimizing the passivation etch recipe, - Low Gate Leakage: The gate leakage was reduced signicantly by using a gate metal with a larger barrier height. All devices with Lgd larger than 10 m exhibited excellent breakdown voltage characteristics of over 800 V, and it progressed as the Lgd increased. The turn-on resistance was also reduced signicantly below 20 m-cm2, for devices with Lgd = 15, 25, and 20 m. The gate leakage was measured for all devices upto 200 V, and was in the range of 10-100 nA, which is one of the best values reported for multi-ngered devices with Lgd in the range of 2.4-5 mm. Some of the key challenges faced in fabrication were determining a better gate metal layer to reduce gate leakage, optimizing the passivation via etch recipe, and reducing surface leakage.

Les transistors ayant un faible niveau de bruit à basse fréquence, une faible puissance de dissipation et fonctionnant à basse température (≤ 4.2 K) sont actuellement inexistants alors qu’ils sont très demandés pour la réalisation de préamplificateurs à installer au plus près des détecteurs ou des dispositifs à la température de quelques dizaines de mK, dans le domaine de l’astrophysique, de la physique mésoscopique et de l’électronique spatiale. Une recherche menée depuis de nombreuses années au LPN vise à réaliser une nouvelle génération de HEMTs (High Electron Mobility Transistors) cryogéniques à haute performance pour répondre à ces demandes. Cette thèse, dans le cadre d’une collaboration entre le CNRS/LPN et le CEA/IRFU, a pour but la réalisation de préamplificateurs cryogéniques pour des microcalorimètres à 50 mK.Les travaux de cette thèse consistent en des caractérisations systématiques des paramètres électriques et des bruits des HEMTs (fabriqués au LPN) à basse température. En se basant sur les résultats expérimentaux, l’une des sources de bruit à basse fréquence dans les HEMTs a pu être identifiée, c’est-à-dire la part du courant tunnel séquentiel dans le courant de fuite de grille. Grâce à ce résultat, les hétérostructures ont été optimisées pour minimiser le courant de fuite de grille ainsi que le niveau de bruit à basse fréquence. Au cours de cette thèse, différentes méthodes spécifiques ont été développées pour mesurer de très faibles valeurs de courant de fuite de grille, les capacités du transistor et le bruit 1/f du transistor avec une très haute impédance d’entrée. Deux relations expérimentales ont été observées, l’une sur le bruit 1/f et l’autre sur le bruit blanc dans ces HEMTs à 4.2 K. Des avancées notables ont été réalisées, à titre d’indication, les HEMTs avec une capacité de grille de 92 pF et une consommation de 100 µW peuvent atteindre un niveau de bruit en tension de 6.3 nV/√Hz à 1 Hz, un niveau de bruit blanc de 0.2 nV/√Hz et un niveau de bruit en courant de 50 aA/√Hz à 10 Hz. Enfin, une série de 400 HEMTs, qui répondent pleinement aux spécifications demandées pour la réalisation de préamplificateurs au CEA/IRFU, a été réalisée. Les résultats de cette thèse constitueront une base solide pour une meilleure compréhension du bruit 1/f et du bruit blanc dans les HEMTs cryogéniques afin de les améliorer pour les diverses applications envisagées. / Transistors with low noise level at low frequency, low-power dissipation and operating at low temperature (≤ 4.2 K) are currently non-existent, however, they are widely required for realizing cryogenic preamplifiers which can be installed close to sensors or devices at a temperature of few tens of mK, in astrophysics, mesoscopic physics and space electronics. Research conducted over many years at LPN aims to a new generation of high-performance cryogenic HEMTs (High Electron Mobility Transistors) to meet these needs. This thesis, through the collaboration between the CNRS/LPN and the CEA/IRFU, aims for the realization of cryogenic preamplifiers for microcalorimeters at 50 mK.The work of this thesis consists of systematic characterizations of electrical and noise parameters of the HEMTs (fabricated at LPN) at low temperatures. Based on the experimental results, one of the low-frequency-noise sources in the HEMTs has been identified, i.e., the sequential tunneling part in the gate leakage current. Thanks to this result, heterostructures have been optimized to minimize the gate leakage current and the low frequency noise. During this thesis, specific methods have been developed to measure very low-gate-leakage-current values, transistor’s capacitances and the 1/f noise with a very high input impedance. Two experimental relationships have been observed, one for the 1/f noise and other for the white noise in these HEMTs at 4.2 K. Significant advances have been made, for information, the HEMTs with a gate capacitance of 92 pF and a consumption of 100 µW can reach a noise voltage of 6.3 nV/√ Hz at 1 Hz, a white noise voltage of 0.2 nV/√ Hz, and a noise current of 50 aA/√Hz at 10 Hz. Finally, a series of 400 HEMTs has been realized which fully meet the specifications required for realizing preamplifiers at CEA/IRFU. The results of this thesis will provide a solid base for a better understanding of 1/f noise and white noise in cryogenic HEMTs with the objective to improve them for various considered applications.

Dans les années 2000, les composants de puissance en carbure de silicium (SiC) font leur apparition sur le marché industriel offrant d'excellentes performances. Elles se traduisent par de meilleurs rendements et des fréquences de découpage plus élevées, entrainant une réduction significative du volume et de la masse des convertisseurs de puissance. Le SiC présente de plus un potentiel important de fonctionnement en haute température (>200°C) et permet donc d'envisager de placer l'électronique dans des environnements très contraints jusqu'alors inaccessibles. Pourtant les parts de marche du SiC restent limitées dans l'industrie vis à vis du manque de retour d'expérience concernant la fiabilité de ces technologies relativement nouvelles. Cette question reste aujourd'hui sans réponse et c'est avec cet objectif qu'a été menée cette étude axée sur le vieillissement et l'analyse des mécanismes de dégradation sur des composants de puissance SiC pour des applications haute température. Les tests de vieillissement ont été réalisés sur des transistors MOSFET SiC car ces composants attirent les industriels grâce à leur simplicité de commande et leur sécurité "normalement bloqué" (Normally-OFF). Néanmoins, la fiabilité de l'oxyde de grille est le paramètre limitant de cette structure. C'est pourquoi l'étude de la dérive de la tension de seuil a été mesurée avec une explication du phénomène d'instabilité du VTH. Les résultats ont montré qu'avec l'amélioration des procédés de fabrication, l'oxyde du MOSFET est robuste même pour des températures élevées (jusqu'à 300°C) atteintes grâce à un packaging approprié. Les durées de vie moyennes ont été extraites grâce à un banc de vieillissement accéléré développé pour cette étude. Des analyses macroscopiques ont été réalisées afin d'observer l'évolution des paramètres électriques en fonction du temps. Des études microscopiques sont conduites dans l'objectif d'associer l'évolution des caractéristiques électriques par rapport aux dégradations physiques internes à la puce. Pour notre véhicule de test, la défaillance se traduit par un emballement du courant de grille en régime statique et par l'apparition de fissures dans le poly-Silicium de la grille. Pour finir, une étude de comparaison avec des nouveaux transistors MOSFET a été réalisée. Ainsi l'analogie entre ces composants s'est portée sur des performances statiques, dynamiques, dérivé de la tension de seuil et sur la durée de vie moyenne dans le test de vieillissement. Le fil rouge de ces travaux de recherche est une analyse des mécanismes de dégradation avec une méthodologie rigoureuse permettant la réalisation d'une étude de fiabilité. Ces travaux peuvent servir de base pour toutes analyses d'anticipation de défaillances avec une estimation de la durée de vie extrapolée aux températures de l'application visée / Since 2000, Silicon Carbide (SiC) power devices have been available on the market offering tremendous performances. This leads to really high efficiency power systems, and allows achieving significative improvements in terms of volume and weight, i.e. a better integration. Moreover, SiC devices could be used at high temperature (>200°C). However, the SiCmarket share is limited by the lack of reliability studies. This problem has yet to be solved and this is the objective of this study : aging and failure mechanisms on power devices for high temperature applications. Aging tests have been realized on SiC MOSFETs. Due to its simple drive requirement and the advantage of safe normally-Off operation, SiCMOSFET is becoming a very promising device. However, the gate oxide remains one of the major weakness of this device. Thus, in this study, the threshold voltage shift has been measured and its instability has been explained. Results demonstrate good lifetime and stable operation regarding the threshold voltage below a 300°C temperature reached using a suitable packaging. Understanding SiC MOSFET reliability issues under realistic switching conditions remains a challenge that requires investigations. A specific aging test has been developed to monitor the electrical parameters of the device. This allows to estimate the health state and predict the remaining lifetime.Moreover, the defects in the failed device have been observed by using FIB and SEM imagery. The gate leakage current appears to reflect the state of health of the component with a runaway just before the failure. This hypothesis has been validated with micrographs showing cracks in the gate. Eventually, a comparative study has been realized with the new generations of SiCMOSFET

Diese Arbeit beschäftigt sich mit der „First-Principles“ atomskaligen Modellierung der HfO2-basierten high-k-Gate-Isolatorschichten der Metalloxid-Halbleiter-Feldeffekttransistoren. Die theoretischen Untersuchungen basieren auf Dichtefunktionaltheorie und Nichtgleichgewicht-Greensche-Funktion-Formalismen. Eine der wichtigsten Eigenschaften eines Gate-Isolators ist der Wert seiner Bandlücke. Die Bandlücke eines gemischten Festkörpers aus SiO2 und ZrO2 oder HfO2 wird auf der Grundlage der „Generalized Quasi-Chemical“ Approximation in Kombination mit dem „Cluster Expansion“ Ansatz berechnet. Zu diesem Zweck wurde Dichtefunktionaltheorie für die Berechnung der Eigenschaften verschiedener Konfigurationen möglicher Elementarzellen durchgeführt. Es wurde ein fast linearer Verlauf für die Bandlücke eines aus SiO2 und HfO2 gemischten Festkörpers berechnet. Im Vergleich zu dem üblichen SiO2 Gate-Isolator, haben die high-k-Gate-Isolatoren eine höhere Defektdichte, die hauptsächlich aus Sauerstoffleerstellen bestehen. Dies führt zu mehreren Problemen, wie zum Beispiel höherer Leckstrom, Schwellenspannungsverschiebung und Degradation des Gateoxids. Daher wurde eine umfassende Untersuchung der verschiedenen Eigenschaften von Sauerstofffehlstellen in HfO2 durchgeführt, indem wichtige Parameter wie zum Beispiel die Formationsenergien und die Lage der Defektniveaus in der Bandlücke berechnet wurden. Es wurde durch die theoretischen Berechnungen gezeigt, dass die schädlichen Auswirkungen von Sauerstofffehlstellen durch die Einführung von Lanthan-Atomen in dem HfO2 Kristallgitter teilweise zu verringern sind. Energetisch gesehen bevorzugen die Lanthan-Atome die Hf-Gitterplätze in der Nachbarschaft einer Sauerstofffehlstelle und führen dadurch zu der Passivierung durch Sauerstoffleerstelle induzierten Defektniveaus. Die high-k-Isolatorschicht in den heutigen Transistoren besteht aus drei Schichten: einem Metallgate, einer HfO2-Schicht als Haupt-Gate-Isolator und einer sehr dünnen SiO2 Übergangsschicht zwischen Gateoxid und Si. Die Einführung eines Metallgates führt zu einigen Problemen bei der Einstellung einer geeigneten Schwellenspannung in den Transistoren. Theoretische Berechnungen in einer komplexen Modellstruktur von der Si/SiO2/HfO2-Grenzfläche zeigen, dass die dotierten Lanthan-Atome energetisch die SiO2/HfO2-Grenzfläche bevorzugen, was wiederum ein Dipolmoment an der Grenzfläche erzeugt. Dieses Dipolmoment kann verwendet werden, um die richtige Schwellenspannung wieder einzustellen. Schließlich wird in den experimentellen Messungen festgestelltes progressives Degradationsverhalten von high-k-Gate-Isolatoren mit einem theoretischen Modell erklärt. Dieses Modell basiert auf ab-initio-Berechnungen und zeigt, wie die Erzeugung geladener Sauerstoffleerstellen und deren Migration unter der angelegten Gatespannung zu einer progressiven Erhöhung des Leckstroms und folglich zu einer Degradation der Isolatorschicht führt.:List of Figures 7 List of Tables 9 List of Symbols 10 List of Abbreviations 11 Chapter 1: Introduction 12 Chapter 2: Theory of Atomic-Scale First-Principles Calculations 15 2.1 Theoretical methods 15 2.2 Density functional theory 17 2.3 Non-equilibrium Green’s function formalism 23 Chapter 3: Calculations for Bulk High-k Materials 27 3.1 Bulk high-k materials 27 3.2 Crystalline insulators 27 3.3 Solid solutions 29 3.3.1 Cluster expansion approach 30 3.3.2 Band gap and bowing parameter 33 3.3.3 Calculation of internal stress 40 3.4 Leakage current 41 Chapter 4: Defects in Bulk High-k Materials 43 4.1 Defects in high-k gate dielectrics 43 4.2 Oxygen vacancies in monoclinic HfO2 44 4.2.1 Neutral oxygen vacancies 44 4.2.2 Charged oxygen vacancies 46 4.3 Hybrid functional 50 4.4 Double oxygen vacancies 56 4.5 Interaction of oxygen vacancies with La-doping 61 4.5.1 La doping in m-HfO2 61 4.5.2 Complex LaHfVO defects 64 Chapter 5: Interface Properties of High-k Gate Stack 72 5.1 high-k gate-stack 72 5.1.1 Atomic-scale model structure for a high-k gate-stack 72 5.1.2 Electronic structure 74 5.1.3 Leakage current 76 5.2 Band offset 80 5.3 Threshold voltage engineering with La doping 84 Chapter 6: Degradation of the High-k Gate Stack 90 6.1 Reliability issues in high-k gate-stack 90 6.2 Calculations and experimental methods 91 6.3 Leakage current 92 6.4 Defect generation 100 6.5 Explaining progressive SILC in high-k dielectrics 102 Chapter 7: Conclusions 104 Bibliography 106 Selbständigkeitserklärung 119 Danksagung 120 Lebenslauf 121 Veröffentlichungen 122 / This thesis deals with the first-principles atomic-scale modeling of the HfO2-based high-k gate-insulator layer of the metal-oxide-semiconductor field-effect transistors. The theoretical investigations are based on density functional theory and non-equilibrium Green's function formalisms. One of the important properties of the gate insulator is the value of its band gap. The band gap of amorphous solid mixtures of SiO2 and ZrO2 or HfO2 is calculated based on generalized quasi-chemical approximation combined with a cluster expansion approach, by performing density functional calculations on different configurations of possible unit cells. An almost linear variation of the band gap is obtained for solid mixtures of SiO2 and HfO2. One drawback of the high-k gate-insulator, comparing to the standard SiO2, is high density of defects, particularly oxygen vacancies, which leads to several problems such as enhancement of the leakage current, threshold voltage instability, and degradation of the gate-oxide. A comprehensive investigation of different properties of oxygen vacancies in HfO2 is conducted by the calculation of formation energies and induced trap levels. It is shown based on theoretical calculations that the harmful effects of oxygen vacancies can be partially healed by introducing lanthanum atoms into the defected HfO2 crystal. Lanthanum atoms energetically prefer to occupy Hf lattice sites close to the oxygen vacancies and passivate the induced defect levels. The state-of-the-art high-k gate-stacks consist of a metal-gate on a HfO2 layer, as the main part of the gate insulator, and a very thin SiO2 intermediate layer between high-k material and Si. The introduction of a metal-gate raises some problem in the adjustment of an appropriate threshold voltage. Theoretical calculations in a complex model structure of the Si/SiO2/HfO2 interface reveals that the lanthanum atoms energetically prefer to stay at the SiO2/HfO2 interface, which in turn results in a dipole moment. This dipole moment can be employed to adjust the threshold voltage in high-k/metal-gate stacks. Finally, a theoretical model, which can quiet well explain the experimental measurements, is introduced for the progressive degradation of the high-k gate-insulators. This model is based on ab-initio calculations and shows how the generation of charged vacancies and their migration under the applied gate voltage leads to the progressive enhancement of the leakage current and consequently to the degradation of the insulator layer.:List of Figures 7 List of Tables 9 List of Symbols 10 List of Abbreviations 11 Chapter 1: Introduction 12 Chapter 2: Theory of Atomic-Scale First-Principles Calculations 15 2.1 Theoretical methods 15 2.2 Density functional theory 17 2.3 Non-equilibrium Green’s function formalism 23 Chapter 3: Calculations for Bulk High-k Materials 27 3.1 Bulk high-k materials 27 3.2 Crystalline insulators 27 3.3 Solid solutions 29 3.3.1 Cluster expansion approach 30 3.3.2 Band gap and bowing parameter 33 3.3.3 Calculation of internal stress 40 3.4 Leakage current 41 Chapter 4: Defects in Bulk High-k Materials 43 4.1 Defects in high-k gate dielectrics 43 4.2 Oxygen vacancies in monoclinic HfO2 44 4.2.1 Neutral oxygen vacancies 44 4.2.2 Charged oxygen vacancies 46 4.3 Hybrid functional 50 4.4 Double oxygen vacancies 56 4.5 Interaction of oxygen vacancies with La-doping 61 4.5.1 La doping in m-HfO2 61 4.5.2 Complex LaHfVO defects 64 Chapter 5: Interface Properties of High-k Gate Stack 72 5.1 high-k gate-stack 72 5.1.1 Atomic-scale model structure for a high-k gate-stack 72 5.1.2 Electronic structure 74 5.1.3 Leakage current 76 5.2 Band offset 80 5.3 Threshold voltage engineering with La doping 84 Chapter 6: Degradation of the High-k Gate Stack 90 6.1 Reliability issues in high-k gate-stack 90 6.2 Calculations and experimental methods 91 6.3 Leakage current 92 6.4 Defect generation 100 6.5 Explaining progressive SILC in high-k dielectrics 102 Chapter 7: Conclusions 104 Bibliography 106 Selbständigkeitserklärung 119 Danksagung 120 Lebenslauf 121 Veröffentlichungen 122