En accord avec Eloi (2009), tous les spécialistes s'accordent à reconnaître le rôle prépondérant du passeur dans la performance d'une équipe de volley-ball. Il n'existe paradoxalement, que peu de travaux disponibles sur ce thème. Cette thèse a pour objet l'élaboration d'une modélisation de son activité décisionnelle au haut niveau, en situation de match. L'enjeu est de caractériser la complexité des décisions tactiques, en soulignant les relations dynamiques entre les aspects circonstanciés et les sources d'influence plus générales. En adaptant la modélisation de Mouchet (2003), nous opérons une friction de plusieurs paradigmes scientifiques qui proposent différents modèles explicatifs de la cognition, apportant un éclairage particulier sur les conduites décisionnelles. Notre posture épistémologique consiste à appréhender la complexité (Morin, Le Moigne, 1999 ; Le Moigne, 1999) par une approche systémique, en investiguant les conduites décisionnelles en situation écologique et en prenant en compte le point de vue du sujet. Nous faisons l'hypothèse que le système d'influence, constitué de la culture, de l'environnement momentané et de l'expérience de la personne, imprègne l'activité décisionnelle, en étant compacté dans l'action en cours. Chaque joueur construit son propre monde en intégrant les différents niveaux selon une logique singulière. Notre étude porte sur quatre études de cas de passeurs français internationaux. Pour recueillir des données de la " partie cachée " (Gouju, 2001), nous avons mis en place une méthodologie constituée d'une observation armée, d'un entretien semi directif, d'une simulation, et de rétroactions vidéo (principe de triangulation).

Le besoin de solutions de test en-ligne intégré est de plus en plus important. Malgré la complexité croissante de systèmes numériques, ces solutions doivent garantir un surcoût raisonnable en temps de conception, en ressources impliquées et en performance. Cela nécessite le développement de nouvelles méthodes de synthèse de haut niveau qui doivent garantir deux contraintes. La première est la possibilité de traiter des systèmes complexes à un coût raisonnable. La deuxième est la prise en compte des contraintes de test en-ligne dans les premières tâches du flot de la synthèse de haut niveau. Pour s'accommoder à ce besoin, la présente étude propose deux axes de travail. Le premier axe consiste à proposer deux méthodes de test en-ligne, non-concurrent et semi-concurrent, présentées comme solutions intégrées (BIST). Le deuxième axe consiste à proposer une nouvelle méthode de synthèse de haut niveau (HLS) qui tient compte de la testabilité en-ligne. La prise en compte des contraintes de test en-ligne est effectuée au niveau de la compilation de la description comportementale en graphe de flot de données (DFG). Selon les contraintes imposées au système, une des méthodes de test en-ligne développées dans le premier axe est intégrée au système au niveau ordonnancement. Un système numérique donné par sa description comportementale forme l'entrée de la méthode. Dans un premier temps, une optimisation orientée testabilité adresse les équations arithmétiques dans la description comportementale du système. Outre l'amélioration de la testabilité, cette optimisation peut permettre d'améliorer les performances du design final. La description optimisée est compilée en graphe de flot de données ordonnancé. La tâche de la compilation et de l'ordonnancement est résolue par une exploration de l'espace de solutions. Dans cette exploration nous introduisons le développement d'un algorithme génétique (AG) adapté à ce type de problèmes. Les contraintes de test en-ligne, de surface et de délai sont considérées à cette étape pour produire une solution satisfaisante. Une fois que le graphe de flot de données ordonnancé est obtenu, la méthode qui répond le mieux aux contraintes de test en-ligne est insérée dans l'ordonnancement nominal du système. L'allocation de ressource et l'assignation permettent la génération d'une architecture testable en-ligne au niveau RTL. Mots clés : synthèse de haut niveau, compilation, ordonnancement, testabilité en-ligne, DFG, BIST, AG.

Cette thèse est consacrée à l'amélioration des débogueurs symboliques pour tenir compte des spécificités des langages de haut niveau, notamment leur compilation délicate vers des plates-formes d'exécution généralistes. Ces travaux ont conduit à la réalisation de Bugloo, un débogueur multi-langages pour la machine virtuelle Java. <br /><br />Deux nouveaux mécanismes de représentations virtuelles sont proposés pour éliminer les perturbations de débogage dues à la présence sur la pile de fonctions intermédiaires produites par la compilation des langages de haut niveau. Le premier utilise des règles fournies par les implanteurs de langage pour maintenir une correspondance entre le code source d'un programme et le code produit par sa compilation. Cela permet au débogueur de reconstruire une vue logique dans laquelle les détails de compilation ont été expurgés. Le second mécanisme sert à contrôler l'exécution pas-à-pas, afin de ne jamais s'arrêter dans les fonctions intermédiaires engendrées par le compilateur. Ces deux mécanismes ont été adaptés pour réaliser un profileur d'allocation mémoire produisant des statistiques dans lesquelles les fonctions intermédiaires sont masquées. <br /><br />Durant ces travaux, un support de débogage complet a été développé pour le langage Bigloo, un dialecte du langage fonctionnel Scheme. Des expérimentations similaires ont étés menées sur les langages ECMAScript et Python. Les résultats obtenus montrent que les techniques de représentations virtuelles développées s'appliquent efficacement quel que soit le schéma de compilation adopté, y compris lorsque les programmes sont composés de plusieurs langages de haut niveau.

Grâce aux progrès réalisés dans le domaine des semi-conducteurs, les plateformes matérielles embarquées sont capables de satisfaire les contraintes de performances d'applications de plus en plus complexes. Cette augmentation conduit à une explosion des coûts de conception, ce qui pousse les concepteurs de ces plateformes à utiliser des outils travaillant à des niveaux d'abstraction plus élevés. Aujourd'hui, les outils de synthèse de haut niveau opèrent sur des descriptions C/C++ pour en générer des accélérateurs matériels spécialisés. Ces outils offrent des gains en productivité significatifs par rapport à la génération précédente, qui opérait sur des descriptions structurelles de l'architecture en VHDL ou Verilog. Ces descriptions algorithmiques doivent être retravaillées pour que les outils puissent générer des circuits performants. Pour faciliter cette tâche, une solution consiste à mettre en œuvre une boite à outils pour des transformations source-à-source orientées synthèse de haut niveau. En particulier, cette thèse s'intéresse aux transformations de boucles, avec pour objectif d'améliorer les performances en exposant des boucles parallèles et en améliorant la localité des accès mémoire. En nous appuyant sur une représentation des boucles dans le modèle polyédrique, nous proposons une approche qui améliore l'applicabilité du pipeline de nids de boucles en vérifiant sa légalité de manière plus précise que les approches existantes. De plus, lorsque la vérification échoue, nous proposons une technique de correction qui insère statiquement des états d'attente pour assurer la légalité du pipeline. Enfin, ce pipeline est mis en œuvre en utilisant une technique de génération de code qui met les nids de boucles à plat. Ces contributions ont été implémentées dans l'infrastructure de compilation source-à-source Gecos, avant d'être appliquées à un ensemble de benchmarks représentatifs des noyaux de calculs cibles de la synthèse de haut niveau. Les résultats montrent un gain en performances significatif, avec un surcoût en surface modéré.

La recherche qui suit porte sur l'évaluation du profil de personnalité des cyclistes sur route élites québécois. Elle vise à mieux connaître ces athlètes qui se sacrifient sur le terrain pour voir si ceux-ci ont des comportements adaptés malgré la « pression de performance » qui leur incombe. Les cyclistes vivent beaucoup de stress physique et psychologique. L'entraînement intensif, les compétitions, les échecs sportifs, la retraite précoce, l'appui conditionnel des commanditaires, etc. sont autant de facteurs susceptibles d'engendrer des vulnérabilités comportementales. Notre recherche vise donc à évaluer la personnalité des cyclistes professionnels québécois pour être en mesure de leur offrir un encadrement physique et psychologique conséquent et adéquat, à la hauteur de leur investissement sportif. 20 cyclistes sur route élites canadiens ont été évalués via le TCI (Temparement and Character Inventory) qui permet de définir le caractère des individus selon 3 dimensions (détermination, coopération et transcendance) et le tempérament des individus selon 4 dimensions (recherche de nouveautés, évitement du danger, dépendance à la récompense et persistance). Tous les cyclistes participants étaient de niveau élite, âgés de 19 à 35 ans et de sexe masculin. Ils ont eu à remplir un questionnaire auto-administré de 226 questions (Vrai ou Faux). Un groupe témoin de 20 sujets a également rempli le TCI. Les résultats montrent en somme qu'il existe peu de différences entre le groupe de cyclistes et le groupe témoin. Les premiers obtiennent des scores plus élevés pour la dimension de « persistance ». C'est dire que les sportifs participants accusent d'une plus grande détermination que le groupe témoin. Les athlètes obtiennent par ailleurs des résultats plus faibles pour la dimension « dépendance à la récompense » laissant présumer qu'ils sont plus pragmatiques et plus rationnels que le groupe témoins. Ces résultats sont encourageants puisqu'ils laissent croire que les cyclistes élites canadiens ont des comportements adaptés à leur pratique. ______________________________________________________________________________ MOTS-CLÉS DE L’AUTEUR : cyclistes, profil de personnalités, pression de performance, Temparement and Character Inventory, comportement, athlètes

Bien que les FPGA soient très attrayants pour leur performance et leur faible consommation, leur emploi en tant qu'accélérateurs matériels reste marginal. Les logiciels de développement existants ne sont en effet accessibles qu'à un public expert en conception de circuits. Afin de repousser leurs limites, une nouvelle méthodologie de génération basée sur la synthèse d'architecture est proposée. En appliquant des transformations successives à une solution initiale, le processus converge rapidement et permet de respecter strictement des contraintes matérielles, notamment en ressources. Un logiciel démonstrateur, AUGH, a été construit, et des expérimentations ont été menées sur plusieurs applications reconnues. La méthodologie proposée est très proche du processus de compilation pour les microprocesseurs, ce qui permet son utilisation même par des utilisateurs non spécialistes de la conception de circuits numériques.

Ce document est organisé en trois parties : - Partie 1, Synthèse des travaux : Cette première partie présente de façon complète l'ensemble de mon parcours en mettant en avant toutes ses contributions et originalités. - Partie 2, Sélection des publications significatives : Cette deuxième partie illustre les contributions menées en présentant plusieurs articles scientifiques. Partie 3 : Travaux de recherche détaillés et perspectives (document séparé) Cette troisième partie présente de façon approfondie les différents travaux que j'ai menés depuis l'obtention de mon doctorat. Elle propose tout d'abord une introduction afin de positionner les différentes contributions et les trois axes de recherche autour desquels s'articulent mes travaux. Chaque axe est ensuite détaillé et une sélection de certains travaux est proposée afin d'illustrer l'activité menée. Enfin, une conclusion et des perspectives sont proposées afin de préciser les actions envisagées dans l'avenir.

Thèse (D. en psychologie)--Université du Québec à Montréal, 2004. / En tête du titre: Université du Québec à Montréal et l'Université Victor Segalen Bordeaux 2. Bibliogr.: f. 444-467. Publié aussi en version électronique.

No description available.

L'évolution des systèmes embarqués se traduit aujourd'hui par des ensembles complexes, dits systèmes cyber-physiques, opérant principalement en réseau et interagissant fortement avec leur environnement.Intégrés à des circuits de contrôle et de traitement du signal, les micro-systèmes électromécaniques, ou MEMS, jouent un rôle primordial dans ces ensembles en tant que capteurs ou actionneurs.La conception de tels systèmes requiert des solutions globales et pluri-disciplinaires telles que le prototypage virtuel.Basée sur des modèles haut-niveau, cette technique permet d'anticiper le comportement du système dès les premières phases de conception et de le raffiner lors de phases plus avancées.Ces méthodes ont progressivement été appliquées à la conception de circuits intégrés, notamment avec l'utilisation de langages de description matérielle, tels que VHDL ou Verilog.En adoptant un niveau d'abstraction supérieur, SystemC a largement contribué au développement concourant des parties matérielles et logicielles.Parallèlement, les extensions proposées dans SystemC-AMS répondent au nombre croissant de composants analogiques dans les circuits intégrés et constituent une base prometteuse pour le prototypage virtuel de systèmes hétérogènes.Pour cette raison, cette thèse traite de la modélisation et de la simulation haut-niveau de dispositifs MEMS en SystemC-AMS.Dans un premier temps, nous évaluons les capacités actuelles du standard et des modèles de calcul proposés dans SystemC-AMS.Nous démontrons les limites et la difficulté d'élaborer des modèles équivalents de dispositifs MEMS dont la géométrie et les couplages internes nécessitent des descriptions plus détaillées.Nous proposons donc, dans un deuxième temps, d'intégrer directement dans SystemC-AMS des modèles réduits de dispositifs MEMS.La réduction d'ordre de modèle est une méthode mathématique permettant de créer des représentations compactes de systèmes initialement très larges en termes de degrés de liberté.Ainsi, nous utilisons les modèles générés depuis l'outil d'analyse en éléments finis \emph{MEMS+} et proposons une interface de programmation pour les insérer dans des modèles SystemC-AMS.Après avoir détaillé les principales fonctionnalités de l'interface, nous discutons les améliorations possibles du standard et de la solution présentée.Enfin, nous vérifions notre solution avec l'étude d'un accéléromètre et comparons les résultats avec l'état de l'art en termes de précision des modèles et de performances de simulation.Cette thèse propose ainsi une méthodologie complète pour intégrer des dispositifs MEMS dans un environnement de simulation haut-niveau. / Embedded systems have evolved to more complex assemblies, called Cyber-Physical Systems (CPS), mostly operating through networks and tightly interacting with the environment.As actuators or sensors, micro-electromechanical systems (MEMS) are essential elements in these systems where they are integrated along with control and signal processing units.Designing such solutions requires a multi-domain approach like virtual prototyping.Based on system-level models, this technique allows to anticipate the global behavior in early-design phases and to further refine it in more advanced steps.Integrated circuits were progressively designed with respect to this method, especially through Hardware Description Languages (HDLs) like VHDL or Verilog.By adopting a higher-abstraction degree, SystemC enabled the co-development of hardware/software specific applications.In parallel, the Analog and Mixed-Signal (AMS) extensions proposed in SystemC-AMS partly addressed the increasing amount of analog components and are considered as a promising alternative for the virtual prototyping of heterogeneous systems.To that end, this thesis addresses the system-level modeling and simulation of MEMS devices in SystemC-AMS.First, we evaluate the current capabilities of the standard and supported models of computation in SystemC-AMS.We demonstrate the limitations and the the difficulty to elaborate equivalent models of MEMS devices whose geometry and internal coupling require more detailed descriptions.Second, we propose to directly integrate MEMS reduced models in SystemC-AMS.Model-order reduction is a mathematical technique to decrease the number of degrees of freedom and generate compact models from large-scale systems.We thus integrate the reduced models exported from the finite-element analysis tool \emph{MEMS+} and propose an Application Programmable Interface (API) to insert these \textit{ad hoc} models in SystemC-AMS.After reviewing the main API features, we discuss some improvements of both the standard and the presented solution.Finally, we verify our solution through the use case of an accelerometer and compare the results with the state of the art in terms of modeling accuracy and simulation performance.This thesis introduces a framework to integrate MEMS devices with the surrounding electronics in a unified system-level simulation environment.