Made available in DSpace on 2015-04-14T14:49:51Z (GMT). No. of bitstreams: 1 439643.pdf: 1981246 bytes, checksum: 04537cde325826102af000a0bad6e653 (MD5) Previous issue date: 2012-03-23 / The heterogeneity of the ways information is presented on the web is a characteristic which complicates the analysis between different sources. Even in hierarchical structures, which have a minimum relation of order, there is no standard for how to display the elements and how to reference them. Therefore, this work s main focus is to present a visual and extensible tool that centralizes and supports operations on such structures in web pages. To that end, the PLATAL (Platform of Hierarchy Extraction and Alignment) tool was developed, to facilitate the various operations of hierarchy alignment. The tool has four main modules: one for extracting hierarchies of web pages, making them available for manipulation in standard formats of the semantic web; one for automated alignment of these hierarchies, based on various heuristics and ontology alignment techniques; one for manual alignment of hierarchies, allowing the creation of reference alignments; and finally, one for evaluation of alignments, through the analysis of precision and recall. To evaluate the heuristics of alignment, experiments were performed in the field of e-commerce. The results were compared with that produced by other tools described in the literature. Therefore, this work contributes as a way to enable the creation of aligned hierarchies from heterogeneous structures found on the web. / A heterogeneidade das formas como as informa??es s?o apresentadas na web ? uma caracter?stica que dificulta a an?lise de dados entre diferentes fontes. Mesmo em estruturas hier?rquicas, que possuem uma rela??o m?nima de ordem, n?o h? um padr?o para como exibir os elementos e como referenciar os mesmos. Por isso, o foco principal deste trabalho ? apresentar uma ferramenta visual e extens?vel que centraliza e auxilia opera??es sobre tais estruturas em p?ginas da internet. Para tanto, foi elaborada a ferramenta PLATAL (Plataforma de Extra??o e Alinhamento de Hierarquias), voltada para facilitar as diversas opera??es de alinhamento de hierarquias. A ferramenta possui quatro m?dulos principais: um para extra??o de hierarquias de p?ginas da internet, tornando-as dispon?veis para manipula??o em formatos padr?es da web sem?ntica; um para alinhamento automatizado dessas hierarquias, baseado em diversas heur?sticas e t?cnicas de alinhamento de ontologias; um para alinhamento manual de hierarquias, possibilitando a cria??o de alinhamentos de refer?ncia; e por fim, um para avalia??o de alinhamentos, atrav?s da an?lise de precis?o e abrang?ncia. Para avaliar as heur?sticas de alinhamento, foram realizados experimentos no dom?nio de com?rcio eletr?nico. Os resultados foram comparados com o produzido por outras ferramentas descritas na literatura. Portanto, este trabalho contribui como uma forma de viabilizar a cria??o de hierarquias alinhadas a partir das estruturas heterog?neas encontradas na web.

Made available in DSpace on 2015-04-14T14:49:52Z (GMT). No. of bitstreams: 1 440021.pdf: 859301 bytes, checksum: 74c835c02a03141cc25fe26c323fab1d (MD5) Previous issue date: 2012-03-29 / Transactional Memory is considered by many researchers to be one of the most promising solutions to address the problem of programming multicore processors. This model provides the scalability of fine-grained locking while avoiding common issues of tradicional mechanisms, such as deadlocks. During these almost twenty years of research, several studies were carried out to identify approaches in order to maximize the use of Transactional Memories in the Parallel Programming scenario. Furthermore, several TM systems have been developed in different types of implementations as well as new Benchmarks were proposed for evaluation and testing of TM systems. However, despite advances in the area, Transactional Memory is not considered yet a ready solution by the scientific community, due to unanswered questions in the literature, such as: How to identify if an application has an advantage using Transactional Memory? and Why some applications do not benefit from the use of Transactional Memories? , This work presents a comparative evaluation of a set of transactional applications and systems, introducing the field current state-of-the-art, understanding the existing problems and identifying growth opportunities in the STM systems in order to contribute to answer the questions that remain open in the scientific community. / Mem?rias Transacionais s?o consideradas por muitos pesquisadores como a mais promissora solu??o para resolver problemas de programa??o multicore. Esse modelo promete escalabilidade com pequena granularidade, enquanto elimina os problemas comuns nos mecanismos convencionais de locks, como deadlocks por exemplo. Durante esses quase vinte anos de pesquisas, diversos estudos foram realizados visando identificar abordagens para maximizar o uso de Mem?rias Transacionais no cen?rio de Programa??o Paralela. Al?m disso, diversos sistemas TM foram desenvolvidos em diferentes tipos de implementa??es, bem como novos Benchmarks foram propostos para avalia??o e testes de sistemas TM. Entretanto, apesar do avan?o da ?rea, Mem?ria Transacional n?o ? considerada uma solu??o pronta para comunidade cient?fica devido ?s perguntas ainda n?o respondidas na literatura, tais como: Como identificar se uma aplica??o ter? vantagem na utiliza??o de mem?rias transacionais? e Porque algumas aplica??es n?o se beneficiam com o uso de Mem?rias Transacionais?. Esse trabalho realiza uma avalia??o comparativa de um conjunto de sistemas e aplica??es transacionais, apresentando o estado da arte atual, compreendendo os problemas existentes e identificando oportunidades de crescimento nos sistemas STM de maneira a contribuir para responder as perguntas ainda em aberto na comunidade cient?fica.

Made available in DSpace on 2015-04-14T14:49:52Z (GMT). No. of bitstreams: 1 440403.pdf: 3359278 bytes, checksum: cbbeb61af35844dc984f05b444694a52 (MD5) Previous issue date: 2012-03-08 / Software testing process has a high cost when compared to the other stages of software development. Automation of software testing through reuse of software artifacts (e.g. models) is a good alternative for mitigating these costs and making the process much more efficient and effective. In this sense, the Model-Based Testing (MBT) approach has increased in Software Engineering. MBT is a technique of automatic generation of testing artifacts based on software models, which also includes the specification of the aspects to be tested. This work aims to study techniques and methodologies for MBT and to evaluate the features of the different models applied in MBT. The main contribution of this study is to analyze the features of the models that are used in performance testing of web applications. In another perspective, it presents an approach for generating test cases based on FSM (Finite State Machines). Furthermore, it describes the process of generating the test cases using the HSI method (Harmonized State Identification). Besides, the implementation of a plug-in in the PLeTs tool based on UML SPT profile, which interprets the set of features designed for performance testing, is presented in a real case study. Our work, defines which features must be present in a model when modeling user interactions with a SUT (System Under Test). This will allow the increasing in automation and in reusing testing artifacts throughout the systems development life cycle. Furthermore, our solution is generated automatically by a Software Product Line (SPL). / O processo de teste de software possui um custo elevado se comparado com as demais etapas de desenvolvimento de software. A automa??o do teste de software por meio do reuso de artefatos de software, e.g., modelos, tem sido uma boa alternativa para mitigar estes custos, reduzindo o tempo de gera??o e execu??o dos casos de teste, tornando mais eficiente e eficaz este processo. Nesse sentido, a abordagem de Teste Baseado em Modelos (Model Based Testing - MBT) est? crescendo na Engenharia de Software. MBT ? uma t?cnica que consiste na gera??o autom?tica dos artefatos de teste com base em informa??es extra?das dos modelos de software, que inclui tamb?m a especifica??o dos aspectos que ser?o testados. O presente trabalho tem por objetivo estudar t?cnicas e metodologias para MBT e avaliar as caracter?sticas dos diferentes modelos aplicados em MBT. A principal contribui??o deste estudo ? a an?lise das caracter?sticas dos modelos que s?o utilizados no teste de desempenho em aplica??es web. Em outra perspectiva, a pesquisa norteia a investiga??o de modelos e m?todos para gera??o de sequ?ncias de teste. Assim, apresenta a abordagem de gera??o de casos de teste baseado em MEFs (M?quinas de Estados Finitos), conceituando MEF e ainda, descreve o processo de gera??o das sequ?ncias de teste atrav?s do m?todo HSI (Harmonized State Identification). Por outro lado, a implementa??o de um plug-in para a ferramenta PLeTs, que implementa uma linha de produtos de software, baseado no modelo UML SPT, que interpreta o conjunto de caracter?sticas para teste de desempenho desenvolvido, ? apresentado em um estudo de caso real. Com esta an?lise, definem-se quais caracter?sticas devem estar presentes no modelo para a modelagem das intera??es do usu?rio com o SUT (System Under Test), buscando o maior reuso deste modelo ao longo do ciclo de vida de desenvolvimento do software.

Made available in DSpace on 2015-04-14T14:49:52Z (GMT). No. of bitstreams: 1 441922.pdf: 2826793 bytes, checksum: 09ee76ea9c16cd15b09c462ecd55cee5 (MD5) Previous issue date: 2012-03-27 / A dissemina??o da computa??o tem gerado uma demanda por sistemas que sejam facilmente utilizados por seus usu?rios. Os sistemas de ajuda apresentam-se como uma forma de prover aux?lio aos usu?rios em momentos de d?vidas. Entretanto, com o passar dos tempos e a evolu??o da computa??o, tem-se observado um desuso destes sistemas. Observou-se, ent?o, que ? importante oferecer formas que possibilitem aos usu?rios se apropriar dos sistemas computacionais, e que eles sintam-se motivados a utiliz?-las. Acredita-se que a colabora??o entre usu?rios pode auxiliar na motiva??o destes usu?rios, assim como pode proporcionar o compartilhamento de experi?ncias e informa??es entre os mesmos acerca dos sistemas computacionais que utilizam. Torna-se necess?rio, ent?o, proporcionar um ambiente que propicie um esclarecimento de d?vidas efetivo em que as mensagens sejam entendidas pelos envolvidos no processo de comunica??o. Neste sentido, a presente tese objetiva investigar formas de facilitar e motivar o esclarecimento de d?vidas em sistemas de ajuda em pares para sistemas colaborativos de ensino. Ela est? alicer?ada em tr?s pilares: Engenharia Semi?tica, pois se prop?e que o uso de express?es de comunicabilidade auxilie na identifica??o e, consequentemente, na solu??o das d?vidas dos usu?rios; sistemas de ajuda, pois se considera que estes recursos s?o a melhor forma de se explicar ao usu?rio um sistema computacional; e sistemas colaborativos de ensino, pois eles proporcionam um ambiente que ap?ia o processo de ensino e de aprendizagem, favorecendo e estimulando a colabora??o entre seus usu?rios. O resultado desta pesquisa ? a proposta de uma arquitetura de sistemas de ajuda em pares que baseia sua comunica??o no uso de express?es de comunicabilidade. A arquitetura foi implementada em um prot?tipo que possibilitou a realiza??o de testes, permitindo verificar e analisar o uso de express?es de comunicabilidade pelos usu?rios destes sistemas, assim como obter informa??es acerca da efetividade de seu uso.

Made available in DSpace on 2015-04-14T14:49:53Z (GMT). No. of bitstreams: 1 442552.pdf: 9370705 bytes, checksum: 8a3aef50bd6e373e63349d63858be524 (MD5) Previous issue date: 2012-08-13 / Changes are inevitable during the product lifecycle. These changes are due different needs, such as the knowledge evolution of business processes, environment or infrastructure changes, etc. Under these circumstances, it is crucial to have the control about the knowledge of what these changes mean to the system. Impact analysis represents the process that creates this knowledge. The impact analysis has a wide meaning for software development, such as the assessment of source code structures or the control of project management constraints. This thesis aims to present a model to analyze the impact in source code using ontologies in order to improve precision and recall of the identified source code structures compared to existing techniques. The use of ontologies integrates a semantic layer under the traditional techniques founded in syntactic analysis. To develop the impact analysis model, it was defined two different sub models: traceability and probability. The traceability model receives as input the source code and domain ontology and generates a traceability ontology populated with links between domain concepts (classes and properties) and source code units (classes, methods and attributes). These links are populated by a lexical and semantic analyzer that categorize, normalize (token generation, expansion and elimination) and compare (stemming) each token. With the traceability ontology and a change request, the probabilistic model classifies each traceability link using Bayesian Belief Networks. To the probability calculus, the node classification used the Google PageRank algorithm and the arrows used frequency analysis TFIDF and conceptual dependency, defined in this thesis. The impact analysis model was implemented as an Eclipse plugin and was empirically evaluated using three controlled experiments. / Mudan?as s?o inevit?veis durante o ciclo de vida do software. Estas mudan?as s?o resultado de diferentes necessidades, como a evolu??o do conhecimento sobre os processos de neg?cio, altera??es de ambiente, etc. Nestas circunst?ncias, ? crucial ter controle sobre o que essas mudan?as representam na aplica??o. A an?lise de impacto representa o processo que gera este conhecimento. Essa an?lise possui um significado abrangente dentro do desenvolvimento de software, incluindo desde a identifica??o de estruturas no c?digo fonte at? o controle das restri??es de gest?o de projeto. Esta tese apresenta um modelo para analisar o impacto no c?digo fonte de uma aplica??o utilizando ontologias, visando melhorar a precis?o e revoca??o de estruturas identificadas se comparadas a t?cnicas existentes. O uso de ontologias integra uma perspectiva sem?ntica nas t?cnicas tradicionalmente baseadas na an?lise sint?tica do c?digo fonte. Para o desenvolvimento do modelo de an?lise de impacto, foram definidos dois submodelos: o de rastreabilidade e o de probabilidade. O modelo de rastreabilidade recebe como entrada o c?digo fonte e uma ontologia de dom?nio e gera como resultado uma ontologia de rastreabilidade populada automaticamente com elos entre conceitos do dom?nio (classes e propriedades) e estruturas do c?digo (classes, m?todos e atributos). Estes elos s?o populados atrav?s de um analisador l?xico e sem?ntico que realiza a categoriza??o, normaliza??o (gera??o de tokens, expans?o e elimina??o) e compara??o (stemming). Com base na ontologia de rastreabilidade e em um requisito de mudan?a, o modelo probabil?stico classifica cada elo de rastreabilidade utilizando o modelo de Redes de Cren?as Bayesianas. Para o c?lculo de probabilidade, a classifica??o dos nodos utilizou o algoritmo PageRank do Google e das arestas, a an?lise de frequ?ncia TFIDF e a depend?ncia conceitual, definida nesta tese. Este modelo de an?lise de impacto foi implementado como um plugin do eclipse e foi avaliado empiricamente atrav?s de tr?s experimentos controlados.

Made available in DSpace on 2015-04-14T14:49:54Z (GMT). No. of bitstreams: 1 443882.pdf: 1538805 bytes, checksum: 0ca0fe774889aa54673d3442302094d2 (MD5) Previous issue date: 2010-08-31 / PEDS can be used in research activities and in the teaching of molecular modeling, being enough flexible to be integrated to other software of molecular docking. The preparation and Execution of Docking Simulation (PEDS), is auxiliary tool in preparation of a set of molecules obtained from the ZINC database, automatically positioning the ligand candidate in a region determined by the specialist using the residues of the ligand candidate to calculate the coordinates to move it to. Based on this information, PEDS can prepare scripts e execute the molecular docking to run with AutoDock 3.0.5. PEDS was validated using InhA as receptor in two conformations, (1ENY e 1BVR), always with same structure as reference and two ligands, TCL and ETH. It was possible to verify that molecular docking moved the ligand near to active site of receptor, using the position calculated by PEDS. PEDS can be enhanced to use another input and output file formats, having its code available for free distribution. / O PEDS pode ser utilizado nas atividades de pesquisa bem como no ensino de modelagem molecular sendo suficientemente flex?vel para ser integrado a outros programas de docagem molecular. O Preparation and Execution of Docking Simulation (PEDS), ? auxiliar na prepara??o de um conjunto de mol?culas obtidas do banco de dados ZINC, posicionando automaticamente os candidatos a ligantes em ?reas determinadas pelo especialista, usando um conjunto de res?duos informados para calculo de coordenadas, e com base nestas informa??es, prepara os scripts de processamento e executa a docagem molecular utilizando o AutoDock 3.0.5. O PEDS foi validado utilizando-se o receptor InhA em duas conforma??es (1ENY e 1BVR), sempre com uma estrutura de refer?ncia e dois ligantes, o TCL e a ETH. Foi poss?vel verificar que a docagem molecular colocou o ligante pr?ximo ao s?tio ativo, partindo da posi??o calculada pelo PEDS. O PEDS pode ser aprimorado para utiliza??o de outros formatos de arquivos de entrada e sa?da, sendo seu c?digo fonte dispon?vel para distribui??o.

Made available in DSpace on 2015-04-14T14:49:54Z (GMT). No. of bitstreams: 1 443988.pdf: 4745768 bytes, checksum: da233013c06e6986dbe703c719df36aa (MD5) Previous issue date: 2012-03-28 / Searching for competitive advantages as low cost and productivity gains, organizations choose to distribute their software development process to other countries with more affordable production costs. Increasingly, projects are being developed in geographically distributed environments, featuring the distributed software development. However, the challenges inherent in this software development environment are significant. Among these challenges is the time zone difference, which can also be tackled as an advantage, through the use of the Follow-the-Sun development. However, the Follow-the-Sun strategy presents some challenges, mainly alongside the hand-offs. Therefore, this research focuses to present a development process to alleviate the challenges found in project that uses the Follow-the-Sun strategy, focusing in the development phase from the software development life cycle. Yet, it performs an experiment to evaluate the created process efficiency. The findings from the experimental process shows evidences the created process actually alleviate the challenges found in the Follow-the-Sun strategy / Em busca de vantagens competitivas, tais como redu??o de custo e ganho de produtividade, cada vez mais as organiza??es optam por distribuir seus processos de desenvolvimento de software em pa?ses com custo de produ??o mais acess?vel. Os projetos est?o tamb?m cada vez mais sendo desenvolvidos em ambientes geograficamente distribu?dos, caracterizando o desenvolvimento distribu?do de software. Entretanto, os desafios inerentes a este ambiente de desenvolvimento de software s?o significativos. Dentre estas adversidades est? a diferen?a de fuso hor?rio, a qual pode ser tamb?m encarada como uma vantagem, atrav?s da aplica??o da estrat?gia Follow-the-Sun. Entretanto, a estrat?gia Follow-the-Sun apresenta alguns desafios, principalmente durante a transfer?ncia de trabalho de um centro de desenvolvimento para outro. Portanto, o foco desta pesquisa ? apresentar um processo para amenizar estas dificuldades inerentes aos projetos que utilizam a estrat?gia Follow-the-Sun, focando na fase de desenvolvimento do ciclo de vida de software. Foi tamb?m realizado um experimento para avaliar a efici?ncia do processo proposto. Os resultados encontrados mostram ind?cios que o processo criado realmente ameniza as dificuldades encontradas na aplica??o da estrat?gia Follow-the-Sun

Made available in DSpace on 2015-04-14T14:49:55Z (GMT). No. of bitstreams: 1 444045.pdf: 8676416 bytes, checksum: 5dc6fddb810c5c4102aeef934f1d8983 (MD5) Previous issue date: 2012-08-06 / Metagenomic sequencing technologies are advancing rapidly and the size of output data from high-throughput genetic sequencing has increased substantially over the years. Our optim?zations and performance evaluations are focused in some of the most critical and time-consuming steps of a metagenomic analys?s: pre-processing, taxonomic classification assignment and post-processing of classification results. Optimizations and functions were implemented and introduced in a new architecture, PANGEA+, based on the PANGEA metagenomic pipeline. The main improvements of the present tool are: support of new input file formats and NCBI taxonomy database, new species classification methods, consensus analysis, implementation of distributed memory (MPI) for species classification step, and low complexity optimizations for the post-processing of classification results. The evaluation of the new architecture, shows remarkable improvements in many features and, mainly, in the species classification accuracy and performance. / As tecnologias de sequenciamento metagen?mico tem avan?ado rapidamente e a quantidade de dados gerados a partir do sequenciamento em larga escala tem aumentado substancialmente ao longo dos anos. As presentes otimiza??es e avalia??es de desempenho tem foco em algumas das etapas mais cr?ticas e que consomem mais tempo em uma an?lise metagen?mica: pr?-processamento, classifica??o taxon?mica e p?s - processamento dos resultados de classifica??o. Otimiza??es e fun??es foram implementadas e introduzidas em uma nova arquitetura, PANGEA+, baseada no pipeline metagen?mico PANGEA. Os principais melhoramentos alcan?ados com a presente ferramenta foram: suporte a v?rios formatos de arquivos de entrada e a base de dados taxon?micos do NCBI, novos m?todos de classifica??o de esp?cies inclu?dos, an?lise consenso, implementa??o de mem?ria distribu?da para a fase de classifica??o de esp?cies, otimiza??es de baixa complexidade para o p?s-processamento dos resultados de classifica??o. A avalia??o da nova arquitetura, PANGEA+, demonstra melhoramentos consider?veis em v?rias funcionalidades e, principalmente, na etapa de classifica??o de esp?cies, tanto em exatid?o quanto em desempenho computacional.

Made available in DSpace on 2015-04-14T14:49:55Z (GMT). No. of bitstreams: 1 444044.pdf: 1517934 bytes, checksum: 017ad238277ccab4a746e7590ed0bade (MD5) Previous issue date: 2010-03-19 / The development of distributed systems and communication protocols is not a trivial task and the use of formal specification and verification techniques becomes necessary to assure the correctness of such systems. While model-checking techniques face the state space explosion problem, the use of theorem provers is an important resource for verification of systems with unlimited number of states. The formal method Event-B, increasingly being used in both industry and academia, is based on the technique of theorem proving and also supports refinement. The contribution of this work is a library of reusable formal specification patterns, in Event-B, for message passing mechanisms commonly employed in distributed systems. A specification pattern defines the desired communication semantics of a channel, having its properties formally proven. During the development of a distributed system, the developer may use these patterns by applying guided refinement steps on the target model. The resulting system is assured to have the communication semantics as defined by the pattern, thus freeing the developer of defining the communication system from scratch and of proving its properties. / O desenvolvimento de sistemas distribu?dos e protocolos de comunica??o ? uma tarefa complexa e o uso de t?cnicas de especifica??o e verifica??o formal torna-se necess?rio para garantir a corretude de tais sistemas. Enquanto t?cnicas de model-checking passam pelo problema da explos?o do espa?o de estados, o uso de provadores de teoremas representa um importante recurso para verifica??o de sistemas com ilimitado n?mero estados. O m?todo formal Event-B, de uso crescente na ind?stria e academia, se ap?ia na t?cnica de prova de teoremas e suporta refinamento. A contribui??o deste trabalho est? em proporcionar uma biblioteca reus?vel de padr?es de especifica??o, em Event-B, de mecanismos de troca de mensagens em sistemas distribu?dos. Um padr?o de especifica??o define a sem?ntica de comunica??o desejada em um canal, demostrando formalmente suas propriedades. Durante o desenvolvimento de um sistema distribu?do, o desenvolvedor pode fazer uso destes padr?es atrav?s de passos guiados de refinamento do sistema. O sistema resultante garante a semantica de comunica??o definida no padr?o utilizado e livra o desenvolvedor de se preocupar em definir o sistema de comunica??o a partir do in?cio e provar suas propriedades.

Made available in DSpace on 2015-04-14T14:49:55Z (GMT). No. of bitstreams: 1 444177.pdf: 1659305 bytes, checksum: bdead0d762530fe1980280cda19165e9 (MD5) Previous issue date: 2012-08-28 / In advanced deep submicron technologies, the aggressive scaling of the clock to increasingly higher frequencies has now terminated. At the circuit top level, global clocking is not feasible anymore, which has led to the popularization of the Globally Asynchronous Locally Synchronous paradigm for constructing complex system on chip devices, with local islands of clocked logic interconnected by asynchronous communication. By providing packet-based communication and scalable communication parallelism compared to traditional bus-based communication, asynchronous network- on-chip have recently shown their benefits compared to their synchronous counterparts to build future many-core architectures, in terms of both performance and power. One of the next challenges for such asynchronous communication architectures is reliability, in the form of robustness to single event effects, when under the impact of particles generated by ionizing radiation. This occurs because technology downscaling continuously increases the logic sensitivity of silicon devices to such effects. Contrary to what happens in synchronous circuits, delay variations induced by radiation usually have no impact on asynchronous quasi-delay insensitive (QDI) combinational logic blocks, but in case of storage logic, bit flips may corrupt the circuit state with no recovery solution, even when using asynchronous circuits. This work proposes a new set of hardening techniques against single event effects applicable to asynchronous networks-on-chip. It presents practical case studies of use for these techniques and evaluates them in close to real life situations. The obtained results show that the achieved increase in asynchronous network-on-chip robustness has the potential to leverage this communication architecture solution as the main choice for the next generations of complex silicon devices on advanced nodes technologies such as 32 nm, 28 nm, 20 nm and below / O aumento agressivo das frequ?ncias de opera??o de sinais de rel?gio em tecnologias submicr?nicas profundas chegou ao seu limite. O uso de rel?gios globais n?o ? mais vi?vel em tais tecnologias, o que fomenta a populariza??o do paradigma Globalmente Ass?ncrono, Localmente S?ncrono na constru??o de sistemas integrados complexos, onde se empregam ilhas s?ncronas de l?gica interconectadas atrav?s de comunica??o ass?ncrona. Redes intrachip ass?ncronas proveem um modelo de comunica??o baseado em troca de pacotes e paralelismo de comunica??o escal?vel quando comparado com arquiteturas de comunica??o tradicionais, como as baseadas em barramentos compartilhados. Devido a estas caracter?sticas, tal tipo de redes vem revelando benef?cios, quando comparadas com suas equivalentes s?ncronas, para construir as arquiteturas many-cores do futuro, e isto em termos de ambos, desempenho e dissipa??o de pot?ncia. Um dos pr?ximos desafios para as arquiteturas de comunica??o em quest?o ? a confiabilidade, na forma de robustez a efeitos de evento ?nico (em ingl?s, single event effects ou SEEs), quando o circuito sofre impactos de part?culas geradas por radia??o ionizante. Isto ocorre porque a diminui??o cont?nua das geometrias de dispositivos semicondutores em tecnologias sucessivas aumenta cada vez mais a sensibilidade destes a tais efeitos. Ao contr?rio do que ocorre em circuitos s?ncronos, varia??es de atraso induzidas por radia??o em geral n?o geram qualquer impacto, exceto por poss?veis perdas de desempenho, em circuitos l?gicos ass?ncronos constru?dos usando t?cnicas quase insens?veis a atrasos (em ingl?s quasi-delay insensitive ou QDI). Contudo, a invers?o de valores de bits em dispositivos de armazenamento pode corromper o estado do circuito sem poss?vel solu??o de recupera??o, mesmo no caso de ass?ncronos. Este trabalho prop?e um novo conjunto de t?cnicas aplic?veis a redes intrachip ass?ncronas, que visa o aumento de robustez contra efeitos de evento ?nico. Apresentam-se estudos de caso pr?ticos de tais t?cnicas e avaliam-se as mesmas em ambientes que simulam casos reais de uso. Os resultados obtidos mostram que o aumento de robustez alcan?ado sobre redes intrachip tem o potencial de tornar esta arquitetura de comunica??o a principal candidata para integrar as novas gera??es de dispositivos de sil?cio complexos constru?dos com o emprego de nodos tecnol?gicos avan?ados tais como 32 nm, 28 nm, 20 nm e abaixo