aLes techniques utilisées pour la réalisation de systèmes électroniques destines au contrôle/commande d'applications critiques sont généralement basées sur le concept de la logique fail-safe conventionnelle. Bien qu'elles aient été largement éprouvées, ces techniques s'avèrent maintenant de plus en plus mal adaptées à la conception de systèmes de plus en plus complexes puisqu'elles font appel à des composants discrets spécifiques. C'est dans ce contexte que cette étude essaie d'évaluer la contribution des circuits intégrés autotestables, et plus spécialement les circuit self-checking (capables de détecter instantanément leurs propres erreurs), à la réalisation de systèmes intégrés à haute sureté de fonctionnement. Les travaux présentés dans cette thèse se proposent d'élargir la théorie des systèmes fail-safe aux circuits intégrés combinatoires. Comme application, nous étudions la faisabilité d'une interface autotestable hors-ligne capable de transformer les données des circuits autotestables en-ligne (self-checking) en signaux surs adaptes au pilotage d'éléments électrons mécaniques. Cette interface autorise la réalisation de circuits Vlsi strongly fail-safe qui sont susceptibles, dans les années à venir, de tenir une place de premier ordre dans le domaine des automatismes intégrés de sécurité. Toutes les considérations pratiques pour la conception de ces circuits sont basées sur des hypothèses de pannes analytiques liées à la technologie utilisée, ici le CMOS

l'insertion des énergies non polluantes ou vertes font que les réseaux électriques doivent être prêts à accueillir et intégrer des nouvelles productions d'énergie, quelques fois intermittentes. Le renforcement du réseau en terme de construction de nouvelles lignes et liaisons internationales n'est pas forcement suffisant pour conduire à un système plus robuste et flexible. Une méthodologie et une définition de la robustesse sont proposées afin de garantir la robustesse du système et de limiter les effets néfastes de l'insertion de production décentralisée pour le système global en cas de pannes généralisées. Ces pannes électriques pourraient être limitées par des îlotages intentionnels au niveau de la distribution. Une étude de sa faisabilité est donnée. Dans ce sens, l'intelligence distribuée semble nécessaire pour permettre ces types de fonctionnements « in extremis ». Des nouveaux composant NTICs sont proposés afin d'allouer les futures stratégies de localisation des défauts et îlotages intentionnels. Une maquette pour le test des réseaux IP est aussi présentée.

Présentation et discussion des développements vers diverses améliorations possibles du temps de détection, obtenues par le biais de modification du circuit. Un test hors ligne peut être dérive directement par le regroupement de toutes les procédures de test.

Réseaux locaux. Le mécanisme de communication par bus série auto-alloué. Recoupleur. L'analyseur : outil de mise au point et d'évaluation des systèmes bâtis autour du bus série auto-alloué. Sureté de fonctionnement d'un système reparti bâti autour du mécanisme de communication par bus série auto-alloue.

Afin d'étudier la faisabilité de la technologie ADS (" Accelerator Driven System ") pour la transmutation des déchets hautement radiotoxiques le projet MYRRHA (" Multi-purpose hYbrid Research Reactor for High-tech Applications ") a pour objectif la construction d'un démonstrateur de réacteur hybride (50 à 100 MWth). Pour cela le réacteur sous-critique nécessite un accélérateur de forte puissance délivrant un faisceau continu de protons (600 MeV, 4mA), avec une exigence de fiabilité très élevée. La solution de référence retenue pour cette machine est un accélérateur linéaire supraconducteur. Ce mémoire de thèse décrit le travail de recherche - entrepris depuis octobre 2008 à l'IPN d'Orsay - portant sur la conception et la mise au point d'un module supraconducteur et des systèmes de régulation associés à sa cavité accélératrice, pour la partie haute énergie de l'accélérateur. Dans un premier temps, le design et l'optimisation de cavités accélératrices 5-cellules (β=0,65), fonctionnant à la fréquence de 704,4 MHz, sont présentés. Ensuite, la partie expérimentale se concentre sur l'étude de fiabilité du " cryomodule " prototype accueillant une cavité elliptique 5-cellules (β=0,47). Au cours de cette étude on s'est notamment attaché à mesurer et à caractériser le comportement dynamique du système d'accord. Les problématiques de maintient du " plat de champ " dans les cavités multi-cellules " bas béta " ont aussi été mises en évidence. Enfin, une analyse sur la tolérance aux pannes de l'accélérateur linéaire a été menée. Dans ce but, une modélisation de la cavité, de sa boucle de régulation RF (radiofréquence) et de la boucle de contrôle de son système d'accord, a été développée afin d'étudier les comportements transitoires de cet ensemble. Cette étude a permis de chiffrer les besoins en puissance RF et les performances requises du système d'accord et de démontrer la faisabilité d'un réglage rapides des cavités supraconductrices afin de minimiser le nombre d'arrêts faisceau dans le linac de MYRRHA.

Le contexte général de mes travaux se situe dans les réseaux orientés connexions, que ce soit des réseaux optiques à multiplexage en longueur d'onde (WDM), des réseaux MPLS (multi-protocol label switching), ou encore des réseaux à faisceaux hertziens (wireless backhaul networks). Dans ces réseaux, je m'intéresse à router les flux d'information, à agréger des flux d'information bas débits dans des flux de plus hauts débits, à faire évoluer le routage en cas de variations dans la quantité de trafic à transporter ou dans la topologie du réseau, et à assurer la continuité du trafic en cas de panne simple ou multiple. Pour aborder ces questions, j'utilise des outils variés de l'algorithmique, de la théorie des graphes et de l'optimisation combinatoire.<br /> L'ensemble des résultats présentés dans ce document est le fruit de travaux collaboratifs avec les membres de l'équipe-projet MASCOTTE, des collègues d'autres universités, française ou étrangères, et des collègues de France Télécom, Alcatel-Lucent et 3Roam. L'introduction de ce manuscrit résume nos travaux sur le routage, le groupage de trafic, la tolérance aux pannes et la reconfiguration, ainsi que des travaux plus récents sur la minimisation du nombre d'étiquettes dans les réseaux MPLS, le dimensionnement de réseaux de collecte IP sans fil, et sur le routage disjoints d'ensembles particuliers de requêtes. Ensuite, je détaille nos travaux sur le groupage de trafic au travers d'un état de l'art dans le chapitre 3, nos contributions sur la notion de groupes de ressources partageant un risque dans le chapitre 4, et sur la reconfiguration de routages dans le chapitre 5. Le chapitre 6 conclut ce manuscrit en présentant avec quelques directions de recherches.

To allow monitoring and control of chemical processes, a sensor network has to be installed. It must allow the estimation of all important variables of the process. However, all measurements are erroneous, it is not possible to measure every variable and some types of sensors are expensive. Data reconciliation allows to correct the measurements, to estimate the values of unmeasured variables and to compute a posteriori uncertainties of all variables. However, a posteriori standard deviations are function of the number, the location and the precision of the measurement tools that are installed. A general method to design the cheapest sensor network able to estimate all process key variables within a prescribed accuracy in the case of steady-state processes has been developed. That method uses a posteriori variances estimation method based on the analysis of the sensitivity matrix. The goal function of the optimization problem depends on the annualized cost of the sensor network and on the accuracies that can be reached for the key variables. The problem is solved by means of a genetic algorithm. To reduce the computing time, two parallelization techniques using the message passing interface have been examined: the global parallelization and the distributed genetic algorithms. Both methods have been tested on several examples. To extend the method to dynamic processes, a dynamic data reconciliation method allowing to estimate a posteriori variances was necessary. Kalman filtering approach and orthogonal collocation-based moving horizon method have been compared. A posteriori variances computing has been developed using a similar method than the one used for the steady-state case. The method has been reconciled on several small examples. On the basis of the variances estimation an observability criterion has been defined for dynamic systems so that the sensor network design algorithm could be modified for the dynamic case. Another problem that sensor networks have to allow to solve is process faults detection and localisation. The method has been adapted to generate sensor networks that allow to detect and locate process faults among a list of faults in the case of steady-state processes./ Afin de permettre le suivi et le contrôle des procédés chimiques, un réseau de capteurs doit être installé. Il doit permettre l'estimation de toutes les variables importantes du procédé. Cependant, toutes les mesures sont entachées d'erreurs, toutes les variables ne peuvent pas être mesurées et certains types de capteurs sont onéreux. La réconciliation de données permet de corriger les mesures, d'estimer les valeurs des variables non mesurées et de calculer les incertitudes a posteriori de toutes les variables. Cependant, les écarts-types a posteriori sont fonction du nombre, de la position et de la précision des instruments de mesure qui sont installés. Une méthode générale pour réaliser le design du réseau de capteur le moins onéreux capable d'estimer toutes les variables clés avec une précision déterminée dans le cas des procédés stationnaires a été développée. Cette méthode utilise une technique d'estimation des variances a posteriori basée sur l'analyse de la matrice de sensibilité. La fonction objectif du problème d'optimisation dépend du coût annualisé du réseau de capteurs et des précisions qui peuvent être obtenues pour les variables clés. Le problème est résolu au moyen d'un algorithme génétique. Afin de réduire le temps de calcul, deux techniques de parallélisation utilisant une interface de passage de messages (MPI) ont été examinées: la parallélisation globale et les algorithmes génétiques distribués. Les deux méthodes ont été testées sur plusieurs exemples. Afin d'étendre la méthode aux procédés fonctionnant de manière dynamique, une méthode de réconciliation dynamique des données permettant le calcul des variances a posteriori est nécessaire. La méthode des filtres de Kalman et une technique de fenêtre mobile basée sur les collocations orthogonales ont été comparées. Le calcul des variances a posteriori a été développé grâce à une méthode similaire à celle utilisée dans le cas stationnaire. La méthode a été validée sur plusieurs petits exemples. Grâce à la méthode d'estimation des variances a posteriori, un critère d'observabilité a été défini pour les systèmes dynamiques de sorte que l'algorithme de design de réseaux de capteurs a pu être adapté aux systèmes dynamiques. Un autre problème que les réseaux de capteurs doivent permettre de résoudre est la détection et la localisation des erreurs de procédé. La méthode a été adaptée afin de générer des réseaux de capteurs permettant de détecter et de localiser les erreurs de procédé parmi une liste d'erreurs dans le cas des procédés fonctionnant de manière stationnaire.

ON PRESENTE LES PRINCIPAUX OUTILS QUI PERMETTENT DE SPECIFIER ET D'IMPLEMENTER LES MECANISMES DE SYNCHRONISATION DANS UN SYSTEME MONOPROCESSEUR PUIS MULTIPROCESSEUR. ON DEFINIT ET ON MONTRE LES REGLES D'EVOLUTION DES RESEAUX DE PETRI ET ON DETAILLE LES DIVERSES METHODES D'ANALYSE QU'ILS AUTORISENT. ON PROPOSE UN MODELE DERIVE APPELE RESEAUX DE PETRI A JETONS INDIVIDUALISES. ON DECRIT UN ALGORITHME DE SYNCHRONISATION ET ON PROPOSE UNE MISE EN OEUVRE DE CET ALGORITHME A PARTIR DES RESEAUX DE PETRI A JETONS INDIVIDUALISES

La problématique de recherche abordée dans ce mémoire de thèse découle de l'étude approfondie d'une association convertisseur-machine dédiée aux modes traction et recharge d'un véhicule électrique. Il s'agit d'un onduleur triphasé constitué de trois onduleurs monophasés connectés à une machine triphasée à phases indépendantes.Dans le chapitre II, une étude comparative entre deux solutions industrielles montre que l'architecture étudiée offre des caractéristiques compétitives notamment en termes de rendement global du convertisseur, performances mécaniques, et surface de silicium nécessaire.Par ailleurs, outre la possibilité de mutualiser les trois fonctions du véhicule que sont la traction, la recharge (rapide ou lente) et l'assistance du réseau électrique, cette topologie offre plusieurs atouts : des possibilités variées d'alimentation et donc un potentiel intéressant de reconfiguration en marche dégradée. La thématique abordée dans les chapitres III et IV est donc centrée sur l'optimisation des stratégies de contrôle de cette structure vis-à-vis de deux types de défauts : les imperfections intrinsèques du système d'une part et les défaillances accidentelles d'autre part.Dans un premier temps, un travail approfondi sur les méthodes de modulation de largeur d'impulsion a permis de synthétiser une stratégie offrant une faible sensibilité vis-à-vis des imperfections de la commande et de la non-linéarité du convertisseur. Dans un second temps, il a été montré qu'en cas de défaillance d'un composant à semi-conducteur, il était obligatoire de recourir à la reconfiguration matérielle de la topologie. L'architecture permettant la continuité de service a été étudiée du point de vue de sa commande. Son analyse nous a amenés à proposer une structure de contrôle basée sur des solutions automatiques simples et efficaces. Finalement, le principe du fonctionnement en marche dégradée a été étendu au fonctionnement normal dans le but d'en améliorer le rendement sur cycle.

L’augmentation du nombre d’usagers de l’Internet a entraîné une croissance exponentielle dans les tables de routage. Cette taille prévoit l’atteinte d’un million de préfixes dans les prochaines années. De même, les routeurs au cœur de l’Internet peuvent facilement atteindre plusieurs centaines de connexions BGP simultanées avec des routeurs voisins. Dans une architecture classique des routeurs, le protocole BGP s’exécute comme une entité unique au sein du routeur. Cette architecture comporte deux inconvénients majeurs : l’extensibilité (scalabilité) et la fiabilité. D’un côté, la scalabilité de BGP est mesurable en termes de nombre de connexions et aussi par la taille maximale de la table de routage que l’interface de contrôle puisse supporter. De l’autre côté, la fiabilité est un sujet critique dans les routeurs au cœur de l’Internet. Si l’instance BGP s’arrête, toutes les connexions seront perdues et le nouvel état de la table de routage sera propagé tout au long de l’Internet dans un délai de convergence non trivial. Malgré la haute fiabilité des routeurs au cœur de l’Internet, leur résilience aux pannes est augmentée considérablement et celle-ci est implantée dans la majorité des cas via une redondance passive qui peut limiter la scalabilité du routeur. Dans cette thèse, on traite les deux inconvénients en proposant une nouvelle approche distribuée de BGP pour augmenter sa scalabilité ainsi que sa fiabilité sans changer la sémantique du protocole. L’architecture distribuée de BGP proposée dans la première contribution est faite pour satisfaire les deux contraintes : scalabilité et fiabilité. Ceci est accompli en exploitant adéquatement le parallélisme et la distribution des modules de BGP sur plusieurs cartes de contrôle. Dans cette contribution, les fonctionnalités de BGP sont divisées selon le paradigme « maître-esclave » et le RIB (Routing Information Base) est dupliqué sur plusieurs cartes de contrôle. Dans la deuxième contribution, on traite la tolérance aux pannes dans l’architecture élaborée dans la première contribution en proposant un mécanisme qui augmente la fiabilité. De plus, nous prouvons analytiquement dans cette contribution qu’en adoptant une telle architecture distribuée, la disponibilité de BGP sera augmentée considérablement versus une architecture monolithique. Dans la troisième contribution, on propose une méthode de partitionnement de la table de routage que nous avons appelé DRTP pour diviser la table de BGP sur plusieurs cartes de contrôle. Cette contribution vise à augmenter la scalabilité de la table de routage et la parallélisation de l’algorithme de recherche (Best Match Prefix) en partitionnant la table de routage sur plusieurs nœuds physiquement distribués. / The increasing number of end users has led to an exponential growth in the Internet routing table. The routing table is expected to reach a size of one million prefixes within the coming few years. Besides, current core routers may easily attain hundreds of connected BGP peers simultaneously. In classical monolithic architecture, the BGP protocol runs as a single entity inside the router. This architecture suffers from two drawbacks: scalability and reliability. BGP scalability can be measured in terms of the number of connected peers that can be handled and the size of the routing table. On the other hand, the reliability is a critical issue in core routers. If the BGP instance inside the router fails, all peers’ connections will shutdown and the new reachability state will be propagated across the Internet in a non trivial convergence delay. Although, in current core routers, the resiliency is increased considerably, it’s mainly implemented via a primary-backup redundancy scheme which limits the BGP scalability. In this thesis we address the two mentioned BGP drawbacks by proposing a novel distributed approach to increase both scalability and reliability of BGP without changing the semantic of the protocol. The BGP distributed architecture in the first paper is built to satisfy both requirements: scalability and reliability by adequately exploiting parallelism and module separation. In our model, BGP functionalities are split in a master-slave manner and the RIB (Routing Information Base) is replicated to multiple controller cards, to form a cluster of parallel computing entities. In the second paper, we address the fault tolerance of BGP within the distributed architecture presented in the first paper. We prove analytically that, by adopting the distributed architecture of BGP the availability of BGP will be increased considerably versus a monolithic architecture. In the third paper we propose a distributed parallel scheme called DRTP to partition the BGP routing table on multiple controller cards. DRTP aims at increasing the BGP scalability and the parallelization of the Best Match Prefix algorithm.