Les composants nano électroniques ont fait l'objet d'intérêt marqué, au sein de la communauté des concepteurs de circuits radiofréquence au cours de ces dernières années. Non seulement ils peuvent présenter des caractéristiques intéressantes, mais ils offrent la perspective d'améliorations de la miniaturisation des composants les plus avancés. Les nanotubes de carbone et les nanofils conducteurs sont attendus comme pouvant potentiellement constituer des blocs utilisables dans les futurs circuits aux très faibles dimensions. Les conducteurs métalliques sont utilisés depuis longtemps pour réaliser des composants passifs dans les circuits intégrés radio fréquence, cependant très peu de travaux ont été menés sur des conducteurs ayant des dimensions nanométriques et fonctionnant dans le domaine millimétrique. L'objectif de cette thèse est d'exploré les propriétés RF de conducteurs métalliques aux dimensions nanométriques et la possibilité de les intégrés dans des circuits utilisant des technologies CMOS. Dans cette thèse, des lignes de transmission et des antennes intégrées sur puce, utilisant des nanofils conducteurs, ont été conçues et réalisées en utilisant un processus de fabrication "top-down". Les caractéristiques en terme de transmission de signal ont été observées expérimentalement dans le domaine millimétrique par la mesure de paramètres S. Deux types de lignes ont été conçus : des lignes micro-ruban de faible épaisseur et des lignes coplanaires. Les caractéristiques en fonction de la fréquence du signal d'excitation ont été analysées. Différents paramètres comme la largeur, l'épaisseur, le nombre de nanofils et la distance entre les nanofils ont été étudiés. De plus, un modèle de propagation basée sur des ondes quasi-TEM a été proposé pour obtenir une compréhension fine du comportement physique des nanofils. Par ailleurs, une étude approfondies concernant les techniques d'épluchage (de-embedding) a été menée afin d'améliorer la précision des mesures. En parallèle, des antennes dipôle et IFA, utilisant des nanofils, ont été réalisées pour tester la transmission sans ligne de propagation. Différentes dimensions de conducteurs et différents types de substrats ont été utilisés pour étudier leurs propriétés et obtenir les meilleures performances. / Nano-electronic devices have attracted much attention for the radio frequency engineering community in recent years. They not only exhibit compelling characteristics but show promises to enhance the miniaturization of modern devices. Carbon nanotubes and conducting nanowires are believed to be potential building blocks for ultra-small chip of the future. Metallic wires have long been utilized as the passive components in the RF integrated circuit but there are very few studies on their nanoscale counterpart particularly up to millimeter-wave frequencies. The focus of this thesis is to explore RF properties of metallic nanowires and their potentials to be integrated in CMOS communication technology. In this thesis, transmission lines and on-chip antennas integrated with metallic nanowires were developed enabled by top-down fabrication processes. The signal transmission properties of such devices were characterized well into the mm-wave regime based on two-port S-parameters measurement. Two types of nano-transmission lines were designed: thin film microstrip lines and coplanar waveguides. Their transmission characteristics as a function of frequencies were analysed. Different parameters like the linewidth, thickness, number of nanowires, and the distance between the wires were examined. In addition, a quasi-TEM propagation model was proposed to provide a further insight into the physical behaviours of the nanowires. Moreover, a comprehensive study regarding the de-embedding techniques was carried out in order to improve measurement accuracy. Meanwhile, on-chip dipoles and planar meander-line inverted–F antenna were implemented to test the wireless signal transmission of the metallic nanowires. Various wires dimensions and substrates were designed to exploit their characteristics thus facilitating better transmission.

No description available.

Les objectifs de ces travaux de recherche portent sur le développement d'outils d'évaluation des performances électriques des interconnexions de circuits intégrés des générations sub-CMOS 65 nm et sur la proposition de solutions d'optimisation de ces performances, permettant à la fois de maximiser la rapidité des circuits et de minimiser les niveaux de diaphonie. Cette optimisation est obtenue en jouant sur les largeurs et les espacements des interconnexions mais aussi sur le nombre et de taille des répéteurs placés à leurs interfaces. Une attention toute particulière a également été portée sur la réduction de la complexité de ces réseaux d'interconnexions. Pour ce faire, un simulateur basé sur des modèles de propagation des signaux a été construit. Pour les composants passifs les données d'entrée du simulateur sont issues de modélisations fréquentielles électromagnétiques précises ou de résultats de caractérisation hyperfréquences et, pour les composants actifs que sont les répéteurs, de modèles électriques fournis par des partenaires spécialistes des technologies MOS. Le travail de modélisation s'est focalisé tout particulièrement sur cinq points : la modélisation de réseaux couplés complexes, le passage dans le domaine temporel à partir de mesures fréquentielles discrètes limitées, la vérification de la causalité des signaux temporels obtenus, la modélisation de l'environnent diélectrique incluant notamment les pertes et la présence éventuelles de conducteurs flottants et enfin l'intégration de la connaissance des charges aux interfaces des interconnexions. La problématique de la mesure a elle même été adressée puisqu'une procédure dite de « de-embedding » est proposée, spécifiquement dédiée à la caractérisation aux hautes fréquences de dispositifs passifs enfouis dans le BEOL. Sont investiguées enfin des solutions de fonctionnalisation alternatives des interconnexions tirant bénéfice des couplages très forts existant dans le BEOL des technologies sub-CMOS 65 nm. Les résultats de simulations ont souligné un certain nombre de difficultés potentielles notamment le fait que les performances des technologies CMOS sur la voie « more Moore » allait requérir plus que jamais depuis la génération 45 nm une approche globalisée et rationnelle de la réalisation des circuits. / X

No description available.