• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 9
  • 6
  • 2
  • 1
  • Tagged with
  • 19
  • 19
  • 19
  • 9
  • 8
  • 8
  • 4
  • 4
  • 4
  • 3
  • 3
  • 3
  • 3
  • 3
  • 3
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
11

Contribution à l’exploration des propriétés dispersives et de polarisation de structures à cristaux photoniques graduels / Contribution to the exploration of dispersive and polarization properties of graded photonic crystal structures

Do, Khanh Van 24 October 2012 (has links)
Cette thèse apporte une contribution théorique et expérimentale à l'exploration des propriétés de dispersion et de polarisation de structures à cristaux photoniques à gradient (GPhCs). Nous explorons pour commencer la relation qui existe entre les déformations des surfaces équi-fréquences (EFS) de différents cristaux photoniques et les paramètres de maille des configurations envisagées. Compte tenu de la complexité des structures possibles obtenues à partir d'un chirp spatial bidimensionnel d'au moins un paramètre de maille, nous avons limité notre étude à un type particulier de structure basé sur un réseau carré de silicium sur isolant (SOI) planaire constitué de trous d'air de facteur de remplissage variable. Une expression analytique des EFS connexes en fonction du rayon des motifs a d’abord été extraite, et une structure GPhC de "référence" a ensuite été proposé pour l'exploration des propriétés de dispersion et de polarisation des GPhCs utilisant à la fois une approche consistant à propager un ou plusieurs rayons optiques dont les trajectoires sont données par les équations de l’optique Hamiltonienne et une approche tout numérique basée sur des simulations FDTD. Nous décrivons ensuite les processus de fabrication de salle blanche des structures à cristaux photoniques graduels, obtenues à partir de substrats semiconducteurs par lithographie par faisceau d'électrons et gravure ionique réactive. Les échantillons fabriqués sont étudiés expérimentalement par des techniques de mesure en champ lointain et en champ proche (SNOM) en s'appuyant sur une collaboration avec un autre groupe du CNRS. Les résultats expérimentaux montrent une relation dispersive quasi-linéaire de 0.25μm/nm dans la gamme de longueur d’onde allant de 1470nm à 1600nm. Les premiers dispositifs fabriqués présentent aussi la possibilité de séparer des couples de deux longueurs d'onde (démultiplexage) avec des pertes d'insertion faibles (inférieures à 2 dB) et un niveau de diaphonie faible (de l'ordre de -20 dB). Ils présentent également un effet très net de séparation des polarisations de la lumière avec une diaphonie inter-polarisations TE/TM de -27dB dans une bande spectrale de l’ordre de 70 nm. Au-delà de ces mesures optiques obtenus dans une configuration particulière de cristal photonique graduel, les travaux présentés dans cette thèse ont permis l'observation directe de la transition entre les régimes d’homogénéisation et de diffraction de propagation de la lumière dans un matériau optique artificiel tout diélectrique. Globalement, la méthodologie présentée et adoptée pour l'étude de la propagation de la lumière dans les structures étudiées a ouvert des perspectives pour la réalisation de fonctions optiques plus complexes. / This PhD thesis brings a theoretical and experimental contribution to the exploration of dispersive and polarization properties of graded photonic crystal (GPhC) structures. We first present a quantitative relationship between the deformations of the equi-frequency surfaces (EFSs) of different photonic crystals and the lattice parameters of the considered configurations. Considering the complexity of the possible GPhC structures made of a two-dimensional spatial chirp of at least one lattice parameter, we limit in this thesis our study to one particular type of GPhC structure based on a square lattice silicon on insulator (SOI) planar photonic crystal with a variable air hole filling factor profile. An analytical expression of the related EFSs as a function of the varied lattice parameter is extracted, and a GPhC “reference” structure is then proposed for the exploration of the dispersive and polarization properties of GPhCs using both Hamiltonian optic-assisted ray tracing as well as FDTD simulations. The clean room fabrication process of this GPhC structure family, which is based on electron beam lithography and reactive ion etching technologies, is reported. Fabricated samples are experimentally studied by far-field and near-field (SNOM) measurement techniques relying on a collaboration with a CNRS group of the Bourgogne university. Experimental results show an almost linear dispersive relationship of 0.25µm/nm in the 1470nm-1600nm spectral range. The fabricated samples also present the possibility for two-wavelength demultiplexing with low insertion loss (below 2dB) and low crosstalk level (around -20dB), and a polarization beam splitting effect with a crosstalk of -27dB in a 70nm bandwidth. Beyond these optical metrics obtained in one particular GPhC configuration, the works presented in this thesis have allowed the direct observation of the transition between the homogeneous and diffraction regimes of light propagation in an artificial optical all-dielectric material, and the presented and adopted methodology for the study of light propagation in GPhC structures has raised open perspectives for the realization of more complex optical functions in forthcoming works using low loss and flexible metamaterial-like photonic crystals.
12

Qubit control-pulse circuits in SOS-CMOS technology for a Si:P quantum computer

Ekanayake, Sobhath Ramesh, Electrical Engineering & Telecommunications, Faculty of Engineering, UNSW January 2008 (has links)
Microelectronics has shaped the world beyond what was thought possible at the time of its advent. One area of current research in this field is on the solid-state Si:P-based quantum computer (QC). In this machine, each qubit requires an individually addressed fast control-pulse for non-adiabatic drive and measure operations. Additionally, it is increasingly becoming important to be able to interface nanoelectronics with complementary metal-oxide-semiconductor (CMOS) technology. In this work, I have designed and demonstrated full-custom mixed-mode and full-digital fast control-pulse generators fabricated in a silicon-on-sapphire (SOS) CMOS commercial foundry process ?? a radio-frequency (RF) CMOS technology. These circuits are, fundamentally, fast monostable multivibrators. Initially, after the design specifications were decided upon, I characterized NFET and PFET devices and a n+-diffusion resistor from 500 nm and 250 nm commercial SOS-CMOS processes. Measuring their conductance curves at 300 300 K, 4.2 2 K, and sub-K (30 30 mK base to 1000 1000 mK) showed that they function with desirable behaviour although exhibiting some deviations from their 300 300 K characteristics. The mixed-mode first generation control-pulse generator was demonstrated showing that it produced dwell-time adjustable pulses with 100 100 ps rise-times at 300 K, 4.2 2 K, and sub-K with a power dissipation of 12 12 uW at 100 100 MHz. The full-digital second generation control-pulse generator was demonstrated showing accurately adjustable dwell-times settable via a control-word streamed synchronously to a shift-register. The design was based on a ripple-counter with provisions for internal or external clocking. This research has demonstrated that SOS-CMOS technology is highly feasible for the fabrication of control microelectronics for a Si:P-based QC. I have demonstrated full-custom SOS-CMOS mixed-mode and full-digital control circuits at 300 300 K, 4.2 2 K, and sub-K which suitable for qubit control.
13

Qubit control-pulse circuits in SOS-CMOS technology for a Si:P quantum computer

Ekanayake, Sobhath Ramesh, Electrical Engineering & Telecommunications, Faculty of Engineering, UNSW January 2008 (has links)
Microelectronics has shaped the world beyond what was thought possible at the time of its advent. One area of current research in this field is on the solid-state Si:P-based quantum computer (QC). In this machine, each qubit requires an individually addressed fast control-pulse for non-adiabatic drive and measure operations. Additionally, it is increasingly becoming important to be able to interface nanoelectronics with complementary metal-oxide-semiconductor (CMOS) technology. In this work, I have designed and demonstrated full-custom mixed-mode and full-digital fast control-pulse generators fabricated in a silicon-on-sapphire (SOS) CMOS commercial foundry process ?? a radio-frequency (RF) CMOS technology. These circuits are, fundamentally, fast monostable multivibrators. Initially, after the design specifications were decided upon, I characterized NFET and PFET devices and a n+-diffusion resistor from 500 nm and 250 nm commercial SOS-CMOS processes. Measuring their conductance curves at 300 300 K, 4.2 2 K, and sub-K (30 30 mK base to 1000 1000 mK) showed that they function with desirable behaviour although exhibiting some deviations from their 300 300 K characteristics. The mixed-mode first generation control-pulse generator was demonstrated showing that it produced dwell-time adjustable pulses with 100 100 ps rise-times at 300 K, 4.2 2 K, and sub-K with a power dissipation of 12 12 uW at 100 100 MHz. The full-digital second generation control-pulse generator was demonstrated showing accurately adjustable dwell-times settable via a control-word streamed synchronously to a shift-register. The design was based on a ripple-counter with provisions for internal or external clocking. This research has demonstrated that SOS-CMOS technology is highly feasible for the fabrication of control microelectronics for a Si:P-based QC. I have demonstrated full-custom SOS-CMOS mixed-mode and full-digital control circuits at 300 300 K, 4.2 2 K, and sub-K which suitable for qubit control.
14

Réalisation de sources laser III-V sur silicium

Dupont, Tiphaine 19 January 2011 (has links)
Le substrat SOI (Silicon-On-Insulator) constitue aujourd’hui le support de choix pour la fabrication de fonctions optiques compactes. Cette plateforme commune avec la micro-électronique favorise l’intégration de circuits photoniques avec des circuits CMOS. Néanmoins, si le silicium peut être utilisé de manière très avantageuse pour la fabrication de composants optiques passifs, il présente l’inconvénient d’être un très mauvais émetteur de lumière. Ceci constitue un obstacle majeur au développement de sources d’émission laser, briques de constructions indispensables à la fabrication d’un circuit photonique. La solution exploitée dans le cadre de cette thèse consiste à reporter sur SOI des épitaxies laser III-V par collage direct SiO2-SiO2. L’objectif est de réaliser sur SOI des sources lasers à cavité horizontale permettant d’injecter au moins 1mW de puissance dans un guide d’onde silicium inclus dans le SOI. Notre démarche est de transférer un maximum des fonctions du laser vers le silicium, dont les procédés sont familiers au monde de la micro-électronique. Dans l’idéal, le III-V ne devrait être utilisé que comme matériau à gain ; la cavité laser pouvant être fabriquée dans le silicium. Mais cette ligne de conduite n’est pas forcément aisée à mettre en œuvre. En effet, les photons sont produits dans le III-V mais doivent être injectés dans un guide silicium placé sous l’épitaxie. La difficulté est que les deux matériaux sont séparés par plus d’une centaine de nanomètres d’oxyde de collage faisant obstacle au transfert de photons. Le développement de lasers III-V couplés à un guide d’onde SOI demande alors de nouvelles conceptions du système laser dans son ensemble. Notre travail a donc consisté à concevoir un laser hybride III-IV / silicium se pliant aux contraintes technologiques du collage. En s’appuyant sur la théorie des modes couplés et les concepts des cristaux photoniques, nous avons imaginé, réalisé, puis caractérisé un laser à contre-réaction distribuée hybride (en anglais : « distributed feedback laser », laser DFB). Son fonctionnement optique original, permet à la fois un maximum de gain et d’efficacité de couplage grâce à une circulation en boucle des photons du guide III-V au guide SOI. Sur ces dispositifs, nous montrons une émission laser monomode (SMSR de 35 dB) à température ambiante en pompage optique et électrique pulsé. Comme attendu, la longueur d’onde d’émission est dépendante du pas de réseau DFB. Les lasers fonctionnent avec une épaisseur de collage de silice de 200 nm, ce qui offre une grande souplesse quant au procédé d’intégration. Tous les lasers fonctionnent jusqu’à des longueurs de 150 μm (la plus petite longueur prévue sur le masque). Malgré les faibles niveaux de puissances récoltés dans la fibre lors des caractérisations, la prise en compte des pertes optiques induites pas les coupleurs fibres nous indique que la puissance réellement injectée dans le guide silicium dépasse le milliwatt. Notre objectif de ce point de vue est donc rempli. Malheureusement le fonctionnement des lasers en injection électrique continue n’a pas pu être obtenu dans les délais impartis. Cependant, les faibles densités de courant de seuil mesurées en injection pulsée (300A / cm2 à température ambiante sur les lasers de 550 μm de long) laissent présager un fonctionnement prochain en courant continu. / Silicon-On-Insulator (SOI) is today the utmost platform for the fabrication of compact optical functions. This common platform with microelectronics favors the integration of photonic circuits with CMOS circuits. Nevertheless, if silicon allows for the fabrication of compact passive photonic functions, its poor light emission properties constitute a major obstacle to the development of an integrated laser source. The solution used within the framework of this thesis consists in integrating III-IV laser stacks on 200 mm SOI wafers by the mean of SiO2-SiO2 direct bonding. The aim of this work is to demonstrate a III-V on SOI laser that couples at least 1mW to a silicon waveguide. Our approach is to transfer a maximum of the laser complexity to the silicon, which processes are familiar to microelectronics. Ideally, III-V should be just used as a gain material ; the laser cavity being made out of silicon. However, this approach is not so easy to put into practice. Indeed, photons are generated by the III-V waveguide but have to be transferred into the silicon waveguide located under the stack. The difficulty is that both waveguides are separated by a low index bonding layer, which thickness ranges from one hundred to several hundreds of nanometres. The development of a III-V on SOI laser then requires a new thinking of the whole laser system. Therefore, our work has consisted in designing a III-V on silicon hybrid laser that takes into consideration the specific constraints of the integration technology. Based on the coupled mode theory and on the photonic crystals concepts, we have designed, fabricated and characterized an hybrid Distributed Feedback Laser (DFB). Its original work principle allows for both a high amount of gain and coupling efficiency, thanks to a continuous circulation of photons from the III-V to the SOI waveguide. On these devices, we show a monomode laser emission at room temperature (with a side mode suppression ratio of 35dB) under pulsed optical and electrical pumping. As expected, the lasing wavelength is function of the DFB grating pitch. The lasers work with a bonding layer as thick as 200nm, that greatly relaxes the constraints of the bonding technology. Lasers work down to a minimum length of 150 μm, which is the shortest laser lenght of the mask. Despite the low power levels collected by the fibre during the characterizations, accounting for the high optical losses due to the fiber couplers, the optical power effectively injected to the silicon waveguide should be in the miliwatt range. Unfortunately, the low threshold current densities measured under pulsed operation (300 A / cm2 at room temperature) suggest that the continuous-wave regime should be reached in a very near future.
15

Dispositifs innovants à pente sous le seuil abrupte : du TEFT au Z²-FET / (Innovative sharp switching devices : from TFET to Z2-FET

Wan, Jing 23 July 2012 (has links)
Tunnel à effet de champ (TFET) et un nouveau composant MOS à rétroaction que nous avons nommé le Z2-FET.Le Z2-FET est envisagé pour la logique faible consommation et pour les applications mémoire compatibles avecles technologies CMOS avancées. Nous avons étudié de manière systématique des TFETs avec différents oxydesde grille, matériaux et structures de canal, fabriqués sur silicium sur isolant totalement déserté (FDSOI). Lesmesures de bruit à basse fréquence (LFN) sur TFETs montrent la prédominance d'un signal aléatoiretélégraphique (RTS), qui révèle sans ambiguïté le mécanisme d’effet tunnel. Un modèle analytique combinantl’effet tunnel et le transport dans le canal a été développé, montrant un bon accord entre les résultatsexpérimentaux et les simulations.Nous avons conçu et démontré un nouveau dispositif (Z2-FET, pour pente sous le seuil verticale et zéroionisation par impact), qui présente une commutation extrêmement abrupte (moins de 1 mV par décade decourant), avec un rapport ION / IOFF >109, un large effet de hystérésis et un potentiel de miniaturisation jusqu'à 20nm. La simulation TCAD a été utilisée pour confirmer que la commutation électrique du Z2-FET fonctionne parl'intermédiaire de rétroaction entre les flux des électrons et trous et leurs barrières d'injection respectives. LeZ2-FET est idéalement adapté pour des applications mémoire à un transistor. La mémoire DRAM basée sur leZ2-FET montre des performances très bonnes, avec des tensions d'alimentation jusqu'à 1,1 V, des temps derétention jusqu'à 5,5 s et des vitesses d'accès atteignant 1 ns. Une mémoire SRAM utilisant un seul Z²-FET estégalement démontrée sans nécessité de rafraichissement de l’information stockée.Notre travail sur le courant GIDL intervenant dans les MOSFETs de type FDSOI a été combiné avec leTFET afin de proposer une nouvelle structure de TFETs optimisés, basée sur l'amplification bipolaire du couranttunnel. Les simulations de nouveau dispostif à injection tunnel amélioré par effet bipolaire (BET-FET) montrentdes résultats prometteurs, avec des ION supérierus à 4mA/��m et des pentes sous le seuil SS inférieures à 60mV/dec sur plus de sept décades de courant, surpassant tous les TFETs silicium rapportés à ce jour.La thèse se conclut par les directions de recherche futures dans le domaine des dispositifs à pente sous leseuil abrupte. / This thesis is dedicated to studying sharp switching devices, including the tunneling field-effect-transistor(TFET) and a new feedback device we have named the Z2-FET, for low power logic and memory applicationscompatible with modern silicon technology. We have extensively investigated TFETs with various gate oxides,channel materials and structures, fabricated on fully-depleted silicon-on-insulator (FD-SOI) substrates.Low-frequency noise (LFN) measurements were performed on TFETs, showing the dominance of randomtelegraphy signal (RTS) noise, which reveals the tunneling mechanism. An analytical TFET model combiningtunneling and channel transport has been developed, showing agreement with the experimental and simulationresults.We also conceived and demonstrated a new device named the Z2-FET (for zero subthreshold swing andzero impact ionization), which exhibits extremely sharp switching with subthreshold swing SS < 1 mV/dec,ION/IOFF current ratio reaching 109, gate-controlled hysteresis and scalability down to 20 nm. The Z2-FEToperates with feedback between carriers flow and their injection barriers. The Z2-FET is used for one-transistordynamic random access memory (DRAM) with supply voltage down to 1.1 V, retention time up to 5.5 s andaccess speed reaching 1 ns. The static RAM (SRAM) application is also demonstrated without the need ofrefreshing stored data.Following our work on gate-induced drain leakage (GIDL) current in short-channel FD-SOI MOSFETs andon TFET operating mechanisms, we propose a new class of optimized TFETs with enhanced ION, based on thebipolar amplification of the tunneling current. Simulations of the bipolar-enhanced tunneling FET (BET-FET),combining the TFET with a heterojunction bipolar transistor, show promising results, with ION > 4×10-3 A/��mand SS < 60 mV/dec over 7 decades of current, outperforming all silicon-compatible TFETs reported to date.The thesis concludes with future research directions in the sharp-switching device arena.
16

Contributions aux interfaces d'entrées / sorties rapides en technologies Silicium-Sur-Isolant partiellement et totalement désertées / Contributions to high-speed Input/Output interfaces in Partially-Depleted and Fully-Depleted Silicon On Insulator technologies

Soussan, Dimitri 05 July 2013 (has links)
Des spécificités de la technologie SOI partiellement désertée (PD-SOI), comme son gain en vitesse, et l'isolation diélectrique des transistors, sont intéressantes pour la conception d'interfaces entrées/sorties. Toutefois, l'emploi de cette technologie conduit à des phénomènes indésirables tels que l'effet d'histoire, une consommation statique accrue et l'effet d'auto-échauffement. Dans ce travail, une analyse de ces effets a été menée. L'influence de l'auto-échauffement s'est révélée négligeable. Un schéma électrique employant un mécanisme de polarisation active a été proposé afin de supprimer l'effet d'histoire et de contrôler la consommation statique tout en conservant un gain en vitesse. Le circuit de test, en 65nm PDSOI de STMicroelectronics, montre que la solution proposée permet d'améliorer la gigue du temps de propagation lors d'une transmission. La deuxième partie de ce travail s'intéresse à la technologie SOI totalement désertée (FDSOI). Cette dernière apporte un meilleur contrôle électrostatique des transistors et un degré de liberté supplémentaire en conception par le contrôle de leurs tensions de seuil via la face arrière. Dans un premier temps, cette caractéristique a été validée pour les entrées/sorties sur un circuit fabriqué en 28nm FDSOI de STMicroelectronics. Elle a été ensuite exploitée pour la calibration de l'impédance de sortie d'une interface LPDDR2 et la compensation des fluctuations environnementales. La solution proposée dans ce travail tire profit de la modulation par face arrière pour réaliser la calibration durant la transmission, contrairement à l'état de l'art, ce qui a pour effet d'augmenter la bande passante. / The characteristics of Partially-Depleted SOI (PD-SOI) technology, as its speed improvement and the dielectric isolation of the transistors, turn to be interesting for input/output interface. However, using this technology leads to side effects, such as history effect, higher static consumption and self-heating effect. In this work, an analysis of these effects was carried out. Self-heating appears to be negligible. To address the two other effects, a solution with active body control has been proposed in order to suppress the history effect and to reduce the static consumption while keeping the speed improvement. The test chip, processed in PDSOI 65nm from STMicroelectronics, shows that the proposed solution improves the jitter during transmission. The second part of this work involves Fully-Depleted SOI (FD-SOI) technology. This technology brings a better electrostatic control of transistors and an additional degree of freedom for circuit design, thanks to threshold voltage control through back biasing. First, this feature has been validated on input/output circuit processed in FD-SOI 28nm from STMicroelectronics. Then, back biasing has been exploited for output impedance calibration and for environmental fluctuation compensation, based on LPDDR2 standard. The proposed solution in this work takes benefit of the impedance modulation through back biasing in order to perform the calibration during transmission, as opposed to the state-of-the-art techniques. Thus, the overall communication data rate increases.
17

Hybrid III-V on silicon lasers for optical communications / Sources lasers hybrides III-V sur silicium pour les communications optiques

Gallet, Antonin 04 April 2019 (has links)
L’intégration photonique permet de réduire la taille et la consommation d’énergie des systèmes de communication par fibre optique par rapport aux systèmes assemblés à partir de composants unitaires. Cette technologie a récemment suscité un grand intérêt avec les progrès de l’intégration sur InP et le développement de la photonique sur silicium. Cette dernière challenge la plate-forme d’intégration sur InP car des composants à hautes performances et faibles coûts peuvent être fabriqués dans des fonderies originellement développées pour la microélectronique. Les lasers sont l'une des pièces maitresses des émetteurs-récepteurs pour les communications optiques. Leur intégration sur la plateforme silicium permet de développer des émetteurs-récepteurs comprenant les fonctions critiques d’émission de lumière, de modulation et de détection sur une même puce. L’intégration de matériaux III-V par collage moléculaire sur plaque silicium permet de produire de grands volumes : plusieurs dizaines voire centaines de composants sont réalisés par wafer. Dans cette thèse, j’ai étudié théoriquement et expérimentalement les propriétés des lasers accordables basés sur des résonateurs en anneau en silicium, des lasers à rétroaction distribuée modulés directement et des lasers à haut facteur de qualité qui présentent un faible bruit de phase et d’intensité. / Photonic integration reduces the size and energy consumption of fiber optic communication systems compared to systems assembled from discrete components. This technology has recently attracted a great interest with the progress of integration on InP and the development of silicon photonics. The latter challenges the integration platform on InP as high-performance and low-cost components can be manufactured in foundries originally developed for microelectronics. Lasers are one of the main parts of transceivers for optical communications. With their integration on the silicon platform, transceivers that include the critical functions of light emission, modulation and detection on the same chip can be made. In the heterogeneous integration platform, components are manufactured in high volumes: several tens or even hundreds of components are produced per wafer. In this thesis, I studied theoretically and experimentally the properties of tunable lasers based on silicon ring resonators, directly modulated distributed feedback lasers and low noise high-quality factor lasers
18

Caractérisation et modélisation électrique de substrats SOI avancés / Electrical characterization and modeling of advanced SOI substrates

Pirro, Luca 24 November 2015 (has links)
Les substrats Silicium-sur-Isolant (SOI) représentent la meilleure solution pour obtenir des dispositifs microélectroniques ayant de hautes performances. Des méthodes de caractérisation électrique sont nécessaires pour contrôler la qualité SOI avant la réalisation complète de transistors. La configuration classique utilisée pour les mesures du SOI est le pseudo-MOFSET. Dans cette thèse, nous nous concentrons sur l'amélioration des techniques autour du Ψ-MOFSET, pour la caractérisation des plaques SOI et III-V. Le protocole expérimental de mesures statiques ID-VG a été amélioré par l'utilisation d'un contact par le vide en face arrière, permettant ainsi d'augmenter la stabilité des mesures. De plus, il a été prouvé que ce contact est essentiel pour obtenir des valeurs correctes de capacité avec les méthodes split-CV et quasi-statique. L'extraction des valeurs de Dit avec split-CV a été explorée, et un model physique nous a permis de démontrer que ceci n'est pas possible pour des échantillons SOI typiquement utilisés, à cause de la constante de temps reliée à la formation du canal. Cette limitation a été résolue un effectuant des mesures de capacité quasi-statique (QSCV). La signature des Dit a été mise en évidence expérimentalement et expliquée physiquement. Dans le cas d'échantillons passivés, les mesures QSCV sont plus sensibles à l'interface silicium-BOX. Pour les échantillons non passivés, un grand pic dû à des défauts d'interface apparait pour des valeurs d'énergie bien identifiées et correspondant aux défauts à l'interface film de silicium-oxyde natif. Nous présentons des mesures de bruit à basses fréquences, ainsi qu'un model physique démontrant que le signal émerge de régions localisées autour des contacts source et drain. / Silicon-on-insulator (SOI) substrates represent the best solution to achieve high performance devices. Electrical characterization methods are required to monitor the material quality before full transistor fabrication. The classical configuration used for SOI measurements is the pseudo-MOSFET. In this thesis, we focused on the enrichment of techniques in Ψ-MOSFET for the characterization of bare SOI and III-V wafers. The experimental setup for static ID-VG was improved using a vacuum contact for the back gate, increasing the measurement stability. Furthermore, this contact proved to be critical for achieving correct capacitance values with split-CV and quasi-static techniques (QSCV). We addressed the possibility to extract Dit values from split-CV and we demonstrated by modeling that it is impossible in typical sized SOI samples because of the time constant associated to the channel formation. The limitation was solved performing QSCV measurements. Dit signature was experimentally evidenced and physically described. Several SOI structures (thick and ultra-thin silicon films and BOX) were characterized. In case of passivated samples, the QSCV is mostly sensitive to the silicon film-BOX interface. In non-passivated wafers, a large defect related peak appears at constant energy value, independently of the film thickness; it is associated to the native oxide present on the silicon surface. For low-frequency noise measurements, a physical model proved that the signal arises from localized regions surrounding the source and drain contacts.
19

Design And Analysis Of Integrated Optic Resonators For Biosensing Applications

Malathi, S 12 1900 (has links) (PDF)
In this thesis, we have designed and optimized strip waveguide based micro-ring and micro-ring and micro-racetrack resonators for biosensing applications. Silicon-On-Insulator (SOI) platform which offers several advantages over other materials such as Lithium Niobate, Silica on Silicon and Silicon nitride is considered here. High index contrast enables us to miniaturize the biosensor devices and monolithic integration of source and detectors on the same chip. We have considered the dispersive nature of the waveguide and proceeded towards optimization. Finite difference schemes and Finite Difference Time Domain (FDTD) methods are the primary tools used to model the biosensor. Various structures such as channel waveguides and beam structures are analyzed on the basis of their suitability for sensing applications. Strip and Rib waveguides are the two geometries considered in our studies. In an optical guiding structure, effective index of the propagating optical mode can be induced by two different phenomena: i. Homogeneous Sensing In this category, effective index of a propagating optical mode changes with uniformly distributed analytes extending over a distance well exceeding the evanescent field penetration depth. The sample serves as the waveguide cover. ii. Surface Sensing In the case of surface sensing, analytes bound to the surface of the waveguide. The effective index of an optical mode changes with the refractive index as well as the thickness of an adlayer. A thin layer of adsorbed or bound molecules transported from liquid or gaseous medium serving as waveguide cover is referred as an adlayer. Both homogeneous and surface sensing schemes are addresses in this work. By bulk sensing method, the characteristics of bioclad covering the device are studied. Optimization of the resonator structure involves the analysis of following parameters: • Gap between the ring and bus waveguides • Free spectral range • Extinction ratio • Quality factor We have achieved a maximum bulk sensitivity of 115 nm / RIU with ring waveguide width of 450 nm and bus width of 350 nm which is better than an earlier reported value of 70 nm/ RIU. We have proposed a novel detection scheme consisting of a micro-racetrack resonator formed over a cantilever structure. The devoice works on the principle of opto-mechanical coupling to detect conformational changes due to biomolecular adherence. BSA (Bovine Serum Albumin) and IgG ( Immuno Globulin G) are the two proteins considered in the work. Mechanical analysis of the beam for tensile and compressive stresses and corresponding spectral responses of the racetrack resonators are analyzed both by semi-analytical and method and numerical analyzes. We compared various aspects of rib and strip waveguide racetrack resonators. We have proved by numerical simulation, that the device is capable of distinguishing tensile and compressive stress. Two strip waveguides of dimensions : 450 nm X 220 nm and 400 nm X 180 nm, former supporting both Quasi-TE and Quasi-TM modes where as the second configuration allows only Quasi-TE mode alone. Sensitivity of the cantilever sensor is : 0.3196 x 10-3 nm/ µɛ at 1550 nm wavelength.

Page generated in 0.074 seconds