The heaviest fragments, recoils, have been studied in proton and deuteron induced 28Si reactions and proton-20Ne reactions at 100-300 MeV per nucleon. Inclusive charge and angular distributions and coincidences between He nuclei and recoils have been compared to two theoretical models, Dubna Cascade Model and JAERI Quantum Molecular Dynamics. The overall agreement was good for the reactions with 28Si, however the angular distributions of He fragments could not be reproduced. For the 20Ne reactions the recoil angular distributions were only reproduced for large angles. There was a significant underestimation at small angles and low recoil charge. α-clustering in the bombarding nucleus is a possible explanation for the deviations. In the 100 MeV per nucleon reactions all assumptions of the models may not be valid and the agreement was worst for these reactions. In proton-natXe reactions intermediate mass fragments have been studied from 200 to 1400 MeV. Slow ramping was used to scan the energy. Charge distributions and a caloric curve have been compared to Cascade Fragmentation Evaporation Model. Charge distributions showed good agreement for fragments with Z<8 but the heavier fragments were underestimated.

Este trabalho estuda os efeitos da radiação em dispositivos analógicos programáveis (FPAAs, do inglês, Field Programmable Analog Arrays) e técnicas de proteção que podem ser aplicadas para mitigar tais efeitos. Circuitos operando no espaço ou em altitudes elevadas, como, por exemplo, em satélites e aeronaves, recebem doses de radiação e impacto de íons e outras partículas que, dependendo da altitude e de características do próprio circuito, podem afetar o seu correto funcionamento. Os FPAAs proporcionam características interessantes aos sistemas analógicos e de sinal misto, como a prototipação rápida e a possibilidade de reconfiguração dinâmica (permitindo a implementação de sistemas de instrumentação e controle adaptativos). Assim, os FPAAs podem ser atrativos aos projetistas de sistemas de aplicação espacial, uma vez que a utilização de componentes comerciais, (COTS - do inglês, Commercial Off-The-Shelf), é uma alternativa para redução de custos do sistema final. Por isso, é necessário classificar estes dispositivos segundo o nível de tolerância à radiação e desenvolver técnicas de proteção contra seus efeitos. Essencialmente, é possível dividir os efeitos da radiação em dois principais grupos: efeitos de dose total ionizante ou TID (do inglês, Total Ionizing Dose) e os eventos singulares (Single Event Effects ou SEEs). Os dois principais eventos singulares que podem perturbar os FPAAs são investigados: os SETs (Single Event Transients) e os SEUs (Single Event Upsets). Os SETs podem gerar pulsos transientes em determinados nós do circuito, e, quando atingem o inversor de controle das portas de transmissão dos bancos de capacitores do dispositivo, podem ocasionar uma redistribuição de carga entre os capacitores do banco, afetando temporariamente o sinal que trafega pelo FPAA. Tais efeitos foram investigados através de simulações spice. Já os SEUs podem afetar os FPAAs que são baseados em memória do tipo SRAM. Para investigar tais efeitos foram realizados experimentos de injeção de falhas do tipo bit-flip (inversão de bit) no bitstream de programação de um FPAA baseado neste tipo de memória. Os experimentos mostraram que a inversão de um único bit pode ser catastrófica para o funcionamento do sistema. Posteriormente, um esquema self-checking (autoverificável) baseado em redundância foi proposto. Tal esquema foi construído com os recursos programáveis do FPAA e é capaz de recuperar os dados originais de programação do dispositivo se um erro for detectado. A capacidade do esquema proposto de detectar desvios funcionais no bloco sob teste e sua confiabilidade quando os seus próprios blocos são afetados por inversão de bits de memória, foram investigadas. Finalmente, os efeitos de dose total sobre dispositivos programáveis foram investigados através de um experimento prático, no qual um FPAA comercial foi bombardeado por radiação gama proveniente de uma fonte de Cobalto-60. Os resultados experimentais mostraramm que as chaves analógicas, que proporcionam a programabilidade do dispositivo, e seus circuitos de controle são os principais responsáveis por degradar o sinal processado pelo FPAA quando determinados níveis de dose total acumulada são atingidos. / In this work the radiation effects on Field Programmable Analog Arrays (FPAAs) are studied and mitigation techniques are proposed. The main effects induced by radiation sources in electronic circuits operating in space and at high altitudes are SEU (Single Event Upset), SET (Single Event Transient) and TID (Total Ionizing Dose). FPAAs are programmable analog circuits that provide design flexibility and some interesting features for applications such as adaptive control and instrumentation and evolvable analog hardware. These features can be very useful in avionics and space applications, where the system environmental variables can vary significantly in few minutes, being necessary to re-calibrate the sensor conditioning circuits to correct errors or improve system performance, for example. Since the use of commercial off-the-shelf (COTS) components may reduce systems costs in such critical applications, it is very important to develop system-level mitigation techniques (to radiation effects), aiming the increasing of the reliability of commercial available devices (including FPAAs). Some FPAA models are based on SRAM memory cells, which make this kind of device vulnerable to SEU when employed in applications susceptible to radiation incidence. An SEU can affect the programming memory of the FPAA and change the device configuration, modifying the analog circuit behavior. In this work, fault injection experiments were performed in order to investigate the effects of SEU in a commercial FPAA by injecting bit-flips in the FPAA programming bitstream. Then, a self-checking scheme was proposed. This scheme, which is built with the FPAA available programming resources, is able to restore the original programming data if an error is detected. Fault injection was also performed to investigate the reliability of the checker when the bitstream section which controls its own blocks is corrupted due to an SEU. Results indicated a very low aliasing probability due to single faults in the checker (0.24%). Effects of SET were also studied, considering the disturbance of the switches (transmission gates) of the FPAA programmable capacitor banks. Spice simulations showed that transient pulses in the control circuit of the switches may lead to charge redistribution between the capacitors of the bank, affecting the voltage and current of the involved nodes. Finally, total ionizing dose (TID) effects were investigated by means of an irradiation experiment. In such experiment the FPAA was exposed to Cobalt-60 gamma radiation. The experimental results showed that the analog switches of the device as well as their control circuits are the main responsible for degradating the processed signal when certain radiation levels were achieved.

Este trabalho mostra a comparação dos efeitos das falhas provocadas pelos Single-Event Effects em dispositivos 28nm FDSOI, 28nm FDSOI High-K e 32nm Bulk CMOS e células de memória 6T SRAM feitas com estes dispositivos. Para conseguir isso, foram usadas ferramentas TCAD para simular falhas transientes devido a impacto de íons pesados a nível dispositivo e nível circuito. As simulações neste ambiente tem como vantagem a simulação dos fatos e mecanismos que produz as falhas transientes e seus efeitos nos dispositivos, além de também servir para projetar virtualmente estes dispositivos e caraterizar eles para estas simulações. Neste caso, foram projetados três dispositivos para simulação: um transistor NMOS de 32nm Bulk, um transistor NMOS de 28nm FDSOI e um transistor NMOS de 28nm FDSOI High-K para fazer comparações entre eles. Estes dispositivos foram projetados, caraterizados e testados contra o impacto de íons pesados a níveis dispositivo e circuito. Como resultado obtido, transistor Bulk de 32nm teve, no pior caso, uma carga coletada de 7.57 e 7.19 vezes maior que a carga coletada pelo dispositivo FDSOI de 28nm e FDSOI High-K de 28nm respectivamente atingido pelo mesmo íon pesado de 100MeV-cm2/mg. Com estes dados foi possível modelar o comportamento da carga coletada de ambos dispositivos usando este íon pesado, atingindo os terminais de Fonte e Dreno em distintos lugares e ângulos. Usando a mesma ferramenta e os dados obtidos de carga coletada pelos testes anteriores, foram projetadas células de memória SRAM de 6 transistores. Isso foi para testar elas contra os efeitos do impacto de íons pesados nos transistores NMOS de armazenagem da dados. Neste caso, a Transferência Linear de Energia (LET) do íon necessária para fazer que o dado armazenado na SRAM Bulk mude é 12.8 vezes maior que no caso da SRAM FDSOI e 10 maior no caso da SRAM FDSOI High-K, embora a quantidade de carga coletada necessária para que o dado mude em ambas células seja quase a mesma. Com estes dados foi possível modelar os efeitos dos íons pesados em ambos circuitos, descobrir a Carga Crítica destes e qual é o mínimo LET necessário para que o dado armazenado nestas SRAMs mude. / This work shows a comparison of faults due to Single-Event Effects in 28nm Fully Depleted SOI (FDSOI), 28nm FDSOI High-K and 32nm Bulk CMOS devices, and in 6T SRAM memory cells made with these devices. To provide this, was used TCAD tools to simulate transient faults due to heavy ion impacts on device and circuit levels. The simulations in that environment have the advantage to simulate the facts and mechanisms which produce the transient faults and this effects on the electronic devices, it also allow to simulate the virtual device fabrication and to characterize them. In this case, two devices were created for the simulations: a 32nm Bulk NMOS transistor and a 28nm FDSOI NMOS transistor for compare them. These devices were created, characterized and tested against heavy ion impacts at device and circuit levels. The results show that 32nm Bulk transistor has, in the worst case, a collected charge 7.57 and 7.19 times greater than the 28nm FDSOI and 28nm FDSOI High-K respectively collected charge with the same 100MeV-cm2/mg heavy ion. With these data it was possible to model the behavior of the collected charge in both devices with the same heavy-ion, reach the Source and Drain Terminal in different places and angles. Using the same tools and the obtained collected charge data of previous simulations, it was designed 6 transistors SRAM Memory Cells. That is done to test these circuits against the heavy ion effects on the data-storage NMOS transistor. In this case, the necessary Ion Linear Energy Transfer (LET) to flip the Bulk SRAM is 12.8 greater than the FDSOI SRAM and 10 times greater than the FDSOI High- K SRAM case, although the amount of charge to flip the cells is almost the same in both cases. With these data it was possible to model the heavy-ion effects in both circuits, discover the Critical Charge of them and the minimum LET to flips these SRAMs.

Este trabalho consiste no estudo e análise da suscetibilidade a efeitos da radiação em projetos de circuitos gerados por ferramenta de Síntese de Alto Nível para FPGAs (Field Programmable Gate Array), ou seja, circuitos programáveis e sistemas em chip, do inglês System-on-Chip (SOC). Através de um injetor de falhas por emulação usando o ICAP (Internal Configuration Access Port) localizado dentro do FPGA é possível injetar falhas simples ou acumuladas do tipo SEU (Single Event Upset), definidas como perturbações que podem afetar o funcionamento correto do dispositivo através da inversão de um bit por uma partícula carregada. SEU está dentro da classificação de SEEs (Single Event Effects), efeitos transitórios em tradução livre, podem ocorrer devido a penetração de partículas de alta energia do espaço e do sol (raios cósmicos e solares) na atmosfera da Terra que colidem com átomos de nitrogênio e oxigênio resultando na produção de partículas carregadas, na grande maioria nêutrons. Dentro deste contexto além de analisar a suscetibilidade de projetos gerados por ferramenta de Síntese de Alto Nível, torna-se relevante o estudo de técnicas de redundância como TMR (Triple Modular Redundance) para detecção, correção de erros e comparação com projetos desprotegidos verificando a confiabilidade. Os resultados mostram que no modo de injeção de falhas simples os projetos com redundância TMR demonstram ser efetivos. Na injeção de falhas acumuladas o projeto com múltiplos canais apresentou melhor confiabilidade do que o projeto desprotegido e com redundância de canal simples, tolerando um maior número de falhas antes de ter seu funcionamento comprometido. / This work consists of the study and analysis of the susceptibility to effects of radiation in circuits projects generated by High Level Synthesis tool for FPGAs Field Programmable Gate Array (FPGAs), that is, system-on-chip (SOC). Through an emulation fault injector using ICAP (Internal Configuration Access Port), located inside the FPGA, it is possible to inject single or accumulated failures of the type SEU (Single Event Upset), defined as disturbances that can affect the correct functioning of the device through the inversion of a bit by a charged particle. SEU is within the classification of SEEs (Single Event Effects), can occur due to the penetration of high energy particles from space and from the sun (cosmic and solar rays) in the Earth's atmosphere that collide with atoms of nitrogen and oxygen resulting in the production of charged particles, most of them neutrons. In this context, in addition to analyzing the susceptibility of projects generated by a High Level Synthesis tool, it becomes relevant to study redundancy techniques such as TMR (Triple Modular Redundancy) for detection, correction of errors and comparison with unprotected projects verifying the reliability. The results show that in the simple fault injection mode TMR redundant projects prove to be effective. In the case of accumulated fault injection, the multichannel design presented better reliability than the unprotected design and with single channel redundancy, tolerating a greater number of failures before its operation was compromised.

Este trabalho estuda os efeitos da radiação em dispositivos analógicos programáveis (FPAAs, do inglês, Field Programmable Analog Arrays) e técnicas de proteção que podem ser aplicadas para mitigar tais efeitos. Circuitos operando no espaço ou em altitudes elevadas, como, por exemplo, em satélites e aeronaves, recebem doses de radiação e impacto de íons e outras partículas que, dependendo da altitude e de características do próprio circuito, podem afetar o seu correto funcionamento. Os FPAAs proporcionam características interessantes aos sistemas analógicos e de sinal misto, como a prototipação rápida e a possibilidade de reconfiguração dinâmica (permitindo a implementação de sistemas de instrumentação e controle adaptativos). Assim, os FPAAs podem ser atrativos aos projetistas de sistemas de aplicação espacial, uma vez que a utilização de componentes comerciais, (COTS - do inglês, Commercial Off-The-Shelf), é uma alternativa para redução de custos do sistema final. Por isso, é necessário classificar estes dispositivos segundo o nível de tolerância à radiação e desenvolver técnicas de proteção contra seus efeitos. Essencialmente, é possível dividir os efeitos da radiação em dois principais grupos: efeitos de dose total ionizante ou TID (do inglês, Total Ionizing Dose) e os eventos singulares (Single Event Effects ou SEEs). Os dois principais eventos singulares que podem perturbar os FPAAs são investigados: os SETs (Single Event Transients) e os SEUs (Single Event Upsets). Os SETs podem gerar pulsos transientes em determinados nós do circuito, e, quando atingem o inversor de controle das portas de transmissão dos bancos de capacitores do dispositivo, podem ocasionar uma redistribuição de carga entre os capacitores do banco, afetando temporariamente o sinal que trafega pelo FPAA. Tais efeitos foram investigados através de simulações spice. Já os SEUs podem afetar os FPAAs que são baseados em memória do tipo SRAM. Para investigar tais efeitos foram realizados experimentos de injeção de falhas do tipo bit-flip (inversão de bit) no bitstream de programação de um FPAA baseado neste tipo de memória. Os experimentos mostraram que a inversão de um único bit pode ser catastrófica para o funcionamento do sistema. Posteriormente, um esquema self-checking (autoverificável) baseado em redundância foi proposto. Tal esquema foi construído com os recursos programáveis do FPAA e é capaz de recuperar os dados originais de programação do dispositivo se um erro for detectado. A capacidade do esquema proposto de detectar desvios funcionais no bloco sob teste e sua confiabilidade quando os seus próprios blocos são afetados por inversão de bits de memória, foram investigadas. Finalmente, os efeitos de dose total sobre dispositivos programáveis foram investigados através de um experimento prático, no qual um FPAA comercial foi bombardeado por radiação gama proveniente de uma fonte de Cobalto-60. Os resultados experimentais mostraramm que as chaves analógicas, que proporcionam a programabilidade do dispositivo, e seus circuitos de controle são os principais responsáveis por degradar o sinal processado pelo FPAA quando determinados níveis de dose total acumulada são atingidos. / In this work the radiation effects on Field Programmable Analog Arrays (FPAAs) are studied and mitigation techniques are proposed. The main effects induced by radiation sources in electronic circuits operating in space and at high altitudes are SEU (Single Event Upset), SET (Single Event Transient) and TID (Total Ionizing Dose). FPAAs are programmable analog circuits that provide design flexibility and some interesting features for applications such as adaptive control and instrumentation and evolvable analog hardware. These features can be very useful in avionics and space applications, where the system environmental variables can vary significantly in few minutes, being necessary to re-calibrate the sensor conditioning circuits to correct errors or improve system performance, for example. Since the use of commercial off-the-shelf (COTS) components may reduce systems costs in such critical applications, it is very important to develop system-level mitigation techniques (to radiation effects), aiming the increasing of the reliability of commercial available devices (including FPAAs). Some FPAA models are based on SRAM memory cells, which make this kind of device vulnerable to SEU when employed in applications susceptible to radiation incidence. An SEU can affect the programming memory of the FPAA and change the device configuration, modifying the analog circuit behavior. In this work, fault injection experiments were performed in order to investigate the effects of SEU in a commercial FPAA by injecting bit-flips in the FPAA programming bitstream. Then, a self-checking scheme was proposed. This scheme, which is built with the FPAA available programming resources, is able to restore the original programming data if an error is detected. Fault injection was also performed to investigate the reliability of the checker when the bitstream section which controls its own blocks is corrupted due to an SEU. Results indicated a very low aliasing probability due to single faults in the checker (0.24%). Effects of SET were also studied, considering the disturbance of the switches (transmission gates) of the FPAA programmable capacitor banks. Spice simulations showed that transient pulses in the control circuit of the switches may lead to charge redistribution between the capacitors of the bank, affecting the voltage and current of the involved nodes. Finally, total ionizing dose (TID) effects were investigated by means of an irradiation experiment. In such experiment the FPAA was exposed to Cobalt-60 gamma radiation. The experimental results showed that the analog switches of the device as well as their control circuits are the main responsible for degradating the processed signal when certain radiation levels were achieved.

abstract: The space environment comprises cosmic ray particles, heavy ions and high energy electrons and protons. Microelectronic circuits used in space applications such as satellites and space stations are prone to upsets induced by these particles. With transistor dimensions shrinking due to continued scaling, terrestrial integrated circuits are also increasingly susceptible to radiation upsets. Hence radiation hardening is a requirement for microelectronic circuits used in both space and terrestrial applications. This work begins by exploring the different radiation hardened flip-flops that have been proposed in the literature and classifies them based on the different hardening techniques. A reduced power delay element for the temporal hardening of sequential digital circuits is presented. The delay element single event transient tolerance is demonstrated by simulations using it in a radiation hardened by design master slave flip-flop (FF). Using the proposed delay element saves up to 25% total FF power at 50% activity factor. The delay element is used in the implementation of an 8-bit, 8051 designed in the TSMC 130 nm bulk CMOS. A single impinging ionizing radiation particle is increasingly likely to upset multiple circuit nodes and produce logic transients that contribute to the soft error rate in most modern scaled process technologies. The design of flip-flops is made more difficult with increasing multi-node charge collection, which requires that charge storage and other sensitive nodes be separated so that one impinging radiation particle does not affect redundant nodes simultaneously. We describe a correct-by-construction design methodology to determine a-priori which hardened FF nodes must be separated, as well as a general interleaving scheme to achieve this separation. We apply the methodology to radiation hardened flip-flops and demonstrate optimal circuit physical organization for protection against multi-node charge collection. Finally, the methodology is utilized to provide critical node separation for a new hardened flip-flop design that reduces the power and area by 31% and 35% respectively compared to a temporal FF with similar hardness. The hardness is verified and compared to other published designs via the proposed systematic simulation approach that comprehends multiple node charge collection and tests resiliency to upsets at all internal and input nodes. Comparison of the hardness, as measured by estimated upset cross-section, is made to other published designs. Additionally, the importance of specific circuit design aspects to achieving hardness is shown. / Dissertation/Thesis / Doctoral Dissertation Electrical Engineering 2015

Este trabalho mostra a comparação dos efeitos das falhas provocadas pelos Single-Event Effects em dispositivos 28nm FDSOI, 28nm FDSOI High-K e 32nm Bulk CMOS e células de memória 6T SRAM feitas com estes dispositivos. Para conseguir isso, foram usadas ferramentas TCAD para simular falhas transientes devido a impacto de íons pesados a nível dispositivo e nível circuito. As simulações neste ambiente tem como vantagem a simulação dos fatos e mecanismos que produz as falhas transientes e seus efeitos nos dispositivos, além de também servir para projetar virtualmente estes dispositivos e caraterizar eles para estas simulações. Neste caso, foram projetados três dispositivos para simulação: um transistor NMOS de 32nm Bulk, um transistor NMOS de 28nm FDSOI e um transistor NMOS de 28nm FDSOI High-K para fazer comparações entre eles. Estes dispositivos foram projetados, caraterizados e testados contra o impacto de íons pesados a níveis dispositivo e circuito. Como resultado obtido, transistor Bulk de 32nm teve, no pior caso, uma carga coletada de 7.57 e 7.19 vezes maior que a carga coletada pelo dispositivo FDSOI de 28nm e FDSOI High-K de 28nm respectivamente atingido pelo mesmo íon pesado de 100MeV-cm2/mg. Com estes dados foi possível modelar o comportamento da carga coletada de ambos dispositivos usando este íon pesado, atingindo os terminais de Fonte e Dreno em distintos lugares e ângulos. Usando a mesma ferramenta e os dados obtidos de carga coletada pelos testes anteriores, foram projetadas células de memória SRAM de 6 transistores. Isso foi para testar elas contra os efeitos do impacto de íons pesados nos transistores NMOS de armazenagem da dados. Neste caso, a Transferência Linear de Energia (LET) do íon necessária para fazer que o dado armazenado na SRAM Bulk mude é 12.8 vezes maior que no caso da SRAM FDSOI e 10 maior no caso da SRAM FDSOI High-K, embora a quantidade de carga coletada necessária para que o dado mude em ambas células seja quase a mesma. Com estes dados foi possível modelar os efeitos dos íons pesados em ambos circuitos, descobrir a Carga Crítica destes e qual é o mínimo LET necessário para que o dado armazenado nestas SRAMs mude. / This work shows a comparison of faults due to Single-Event Effects in 28nm Fully Depleted SOI (FDSOI), 28nm FDSOI High-K and 32nm Bulk CMOS devices, and in 6T SRAM memory cells made with these devices. To provide this, was used TCAD tools to simulate transient faults due to heavy ion impacts on device and circuit levels. The simulations in that environment have the advantage to simulate the facts and mechanisms which produce the transient faults and this effects on the electronic devices, it also allow to simulate the virtual device fabrication and to characterize them. In this case, two devices were created for the simulations: a 32nm Bulk NMOS transistor and a 28nm FDSOI NMOS transistor for compare them. These devices were created, characterized and tested against heavy ion impacts at device and circuit levels. The results show that 32nm Bulk transistor has, in the worst case, a collected charge 7.57 and 7.19 times greater than the 28nm FDSOI and 28nm FDSOI High-K respectively collected charge with the same 100MeV-cm2/mg heavy ion. With these data it was possible to model the behavior of the collected charge in both devices with the same heavy-ion, reach the Source and Drain Terminal in different places and angles. Using the same tools and the obtained collected charge data of previous simulations, it was designed 6 transistors SRAM Memory Cells. That is done to test these circuits against the heavy ion effects on the data-storage NMOS transistor. In this case, the necessary Ion Linear Energy Transfer (LET) to flip the Bulk SRAM is 12.8 greater than the FDSOI SRAM and 10 times greater than the FDSOI High- K SRAM case, although the amount of charge to flip the cells is almost the same in both cases. With these data it was possible to model the heavy-ion effects in both circuits, discover the Critical Charge of them and the minimum LET to flips these SRAMs.

Este trabalho consiste no estudo e análise da suscetibilidade a efeitos da radiação em projetos de circuitos gerados por ferramenta de Síntese de Alto Nível para FPGAs (Field Programmable Gate Array), ou seja, circuitos programáveis e sistemas em chip, do inglês System-on-Chip (SOC). Através de um injetor de falhas por emulação usando o ICAP (Internal Configuration Access Port) localizado dentro do FPGA é possível injetar falhas simples ou acumuladas do tipo SEU (Single Event Upset), definidas como perturbações que podem afetar o funcionamento correto do dispositivo através da inversão de um bit por uma partícula carregada. SEU está dentro da classificação de SEEs (Single Event Effects), efeitos transitórios em tradução livre, podem ocorrer devido a penetração de partículas de alta energia do espaço e do sol (raios cósmicos e solares) na atmosfera da Terra que colidem com átomos de nitrogênio e oxigênio resultando na produção de partículas carregadas, na grande maioria nêutrons. Dentro deste contexto além de analisar a suscetibilidade de projetos gerados por ferramenta de Síntese de Alto Nível, torna-se relevante o estudo de técnicas de redundância como TMR (Triple Modular Redundance) para detecção, correção de erros e comparação com projetos desprotegidos verificando a confiabilidade. Os resultados mostram que no modo de injeção de falhas simples os projetos com redundância TMR demonstram ser efetivos. Na injeção de falhas acumuladas o projeto com múltiplos canais apresentou melhor confiabilidade do que o projeto desprotegido e com redundância de canal simples, tolerando um maior número de falhas antes de ter seu funcionamento comprometido. / This work consists of the study and analysis of the susceptibility to effects of radiation in circuits projects generated by High Level Synthesis tool for FPGAs Field Programmable Gate Array (FPGAs), that is, system-on-chip (SOC). Through an emulation fault injector using ICAP (Internal Configuration Access Port), located inside the FPGA, it is possible to inject single or accumulated failures of the type SEU (Single Event Upset), defined as disturbances that can affect the correct functioning of the device through the inversion of a bit by a charged particle. SEU is within the classification of SEEs (Single Event Effects), can occur due to the penetration of high energy particles from space and from the sun (cosmic and solar rays) in the Earth's atmosphere that collide with atoms of nitrogen and oxygen resulting in the production of charged particles, most of them neutrons. In this context, in addition to analyzing the susceptibility of projects generated by a High Level Synthesis tool, it becomes relevant to study redundancy techniques such as TMR (Triple Modular Redundancy) for detection, correction of errors and comparison with unprotected projects verifying the reliability. The results show that in the simple fault injection mode TMR redundant projects prove to be effective. In the case of accumulated fault injection, the multichannel design presented better reliability than the unprotected design and with single channel redundancy, tolerating a greater number of failures before its operation was compromised.

Este trabalho estuda os efeitos da radiação em dispositivos analógicos programáveis (FPAAs, do inglês, Field Programmable Analog Arrays) e técnicas de proteção que podem ser aplicadas para mitigar tais efeitos. Circuitos operando no espaço ou em altitudes elevadas, como, por exemplo, em satélites e aeronaves, recebem doses de radiação e impacto de íons e outras partículas que, dependendo da altitude e de características do próprio circuito, podem afetar o seu correto funcionamento. Os FPAAs proporcionam características interessantes aos sistemas analógicos e de sinal misto, como a prototipação rápida e a possibilidade de reconfiguração dinâmica (permitindo a implementação de sistemas de instrumentação e controle adaptativos). Assim, os FPAAs podem ser atrativos aos projetistas de sistemas de aplicação espacial, uma vez que a utilização de componentes comerciais, (COTS - do inglês, Commercial Off-The-Shelf), é uma alternativa para redução de custos do sistema final. Por isso, é necessário classificar estes dispositivos segundo o nível de tolerância à radiação e desenvolver técnicas de proteção contra seus efeitos. Essencialmente, é possível dividir os efeitos da radiação em dois principais grupos: efeitos de dose total ionizante ou TID (do inglês, Total Ionizing Dose) e os eventos singulares (Single Event Effects ou SEEs). Os dois principais eventos singulares que podem perturbar os FPAAs são investigados: os SETs (Single Event Transients) e os SEUs (Single Event Upsets). Os SETs podem gerar pulsos transientes em determinados nós do circuito, e, quando atingem o inversor de controle das portas de transmissão dos bancos de capacitores do dispositivo, podem ocasionar uma redistribuição de carga entre os capacitores do banco, afetando temporariamente o sinal que trafega pelo FPAA. Tais efeitos foram investigados através de simulações spice. Já os SEUs podem afetar os FPAAs que são baseados em memória do tipo SRAM. Para investigar tais efeitos foram realizados experimentos de injeção de falhas do tipo bit-flip (inversão de bit) no bitstream de programação de um FPAA baseado neste tipo de memória. Os experimentos mostraram que a inversão de um único bit pode ser catastrófica para o funcionamento do sistema. Posteriormente, um esquema self-checking (autoverificável) baseado em redundância foi proposto. Tal esquema foi construído com os recursos programáveis do FPAA e é capaz de recuperar os dados originais de programação do dispositivo se um erro for detectado. A capacidade do esquema proposto de detectar desvios funcionais no bloco sob teste e sua confiabilidade quando os seus próprios blocos são afetados por inversão de bits de memória, foram investigadas. Finalmente, os efeitos de dose total sobre dispositivos programáveis foram investigados através de um experimento prático, no qual um FPAA comercial foi bombardeado por radiação gama proveniente de uma fonte de Cobalto-60. Os resultados experimentais mostraramm que as chaves analógicas, que proporcionam a programabilidade do dispositivo, e seus circuitos de controle são os principais responsáveis por degradar o sinal processado pelo FPAA quando determinados níveis de dose total acumulada são atingidos. / In this work the radiation effects on Field Programmable Analog Arrays (FPAAs) are studied and mitigation techniques are proposed. The main effects induced by radiation sources in electronic circuits operating in space and at high altitudes are SEU (Single Event Upset), SET (Single Event Transient) and TID (Total Ionizing Dose). FPAAs are programmable analog circuits that provide design flexibility and some interesting features for applications such as adaptive control and instrumentation and evolvable analog hardware. These features can be very useful in avionics and space applications, where the system environmental variables can vary significantly in few minutes, being necessary to re-calibrate the sensor conditioning circuits to correct errors or improve system performance, for example. Since the use of commercial off-the-shelf (COTS) components may reduce systems costs in such critical applications, it is very important to develop system-level mitigation techniques (to radiation effects), aiming the increasing of the reliability of commercial available devices (including FPAAs). Some FPAA models are based on SRAM memory cells, which make this kind of device vulnerable to SEU when employed in applications susceptible to radiation incidence. An SEU can affect the programming memory of the FPAA and change the device configuration, modifying the analog circuit behavior. In this work, fault injection experiments were performed in order to investigate the effects of SEU in a commercial FPAA by injecting bit-flips in the FPAA programming bitstream. Then, a self-checking scheme was proposed. This scheme, which is built with the FPAA available programming resources, is able to restore the original programming data if an error is detected. Fault injection was also performed to investigate the reliability of the checker when the bitstream section which controls its own blocks is corrupted due to an SEU. Results indicated a very low aliasing probability due to single faults in the checker (0.24%). Effects of SET were also studied, considering the disturbance of the switches (transmission gates) of the FPAA programmable capacitor banks. Spice simulations showed that transient pulses in the control circuit of the switches may lead to charge redistribution between the capacitors of the bank, affecting the voltage and current of the involved nodes. Finally, total ionizing dose (TID) effects were investigated by means of an irradiation experiment. In such experiment the FPAA was exposed to Cobalt-60 gamma radiation. The experimental results showed that the analog switches of the device as well as their control circuits are the main responsible for degradating the processed signal when certain radiation levels were achieved.

Cette thèse a pour objet l'étude des éléments radioactifs qui peuvent altérer le bon fonctionnement des composants électroniques au niveau terrestre. Ces éléments radioactifs sont appelés émetteurs alpha. Intrinsèques aux composants électroniques, ils se désintègrent et émettent des particules alpha qui ionisent la matière du dispositif électronique et déclenchent des SEU (Single Event Upset). Ces travaux visent à évaluer la fiabilité des circuits digitaux due à cette contrainte radiative interne aux composants électroniques. Dans ce but, tous les émetteurs alpha naturelles ou artificielles susceptibles de contaminer les matériaux des circuits digitaux ont été identifiés et classés en deux catégories : les impuretés naturelles et les radionucléides introduits. Les impuretés naturelles proviennent d'une contamination naturelle ou involontaire des matériaux utilisés. Afin d'évaluer leurs effets sur la fiabilité, le SER (Soft Error Rate) a été déterminé par simulations Monte-Carlo pour différents nœuds technologiques dans le cas de l'équilibre séculaire. Par ailleurs, avec la miniaturisation des circuits digitaux, de nouveaux éléments chimiques ont été suggérés ou employés dans la nanoélectronique. Les radionucléides introduits regroupent ce type d'élément naturellement constitué d'émetteurs alpha. Des études basées sur des simulations Monte-Carlo et des applications analytiques ont été effectués pour évaluer la fiabilité des dispositifs électroniques. Par la suite, des recommandations ont été proposées sur l'emploi de nouveaux éléments chimiques dans la nanotechnologie. / This work studies radioactive elements that can affect the proper functioning of electronic components at ground level. These radioactive elements are called alpha emitters. Intrinsic to electronic components, they decay and emit alpha particles which ionize the material of the electronic device and trigger SEU (Single Event Upset).This thesis aims to assess the reliability of digital circuits due to this internal radiative constraint of electronic components. For that, all alpha-emitting natural or artificial isotopes that can contaminate digital circuits have been identified and classified into two categories: natural impurities and introduced radionuclides.Natural impurities result from a natural or accidental contamination of materials used in nanotechnology. To assess their effects on reliability, the SER (Soft Error Rate) was determined by Monte Carlo simulations for different technology nodes in the case of secular equilibrium. Besides, a new analytical approach was developed to determine the consequences of secular disequilibrium on the reliability of digital circuits.Moreover, with the miniaturization of digital circuits, new chemical elements have been suggested or used in nanoelectronics. The introduced radionuclides include this type of element consisting of natural alpha emitters. Studies based on Monte Carlo simulations and analytical approches have been conducted to evaluate the reliability of electronic devices. Subsequently, recommendations were proposed on the use of new chemical elements in nanotechnology.