Orientador :Jose Geraldo Chiquito / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-13T23:30:21Z (GMT). No. of bitstreams: 1 Ciciliato_Vitor_M.pdf: 7722864 bytes, checksum: 51ed2ca15ef1b7a158d8881b97068f18 (MD5) Previous issue date: 1991 / Resumo: Este trabalho apresenta técnicas de síntese de freqüências de um Sintetizador de Freqüências Síntese Digital Direta Coerente. Um estudo das mais importantes e descreve o projeto e implementação Básico, que emprega a Técnica de o sintetizador implementado possui duas saídas de freqüência independentes, uma até 50 kHz e outra até 1 MHz Em cada uma destas saídas emprega-se um conjunto de conversar DIA e filtro passa-baixas diferente, o que possibilita uma comparação de desempenho entre eles. o cálculo do espectro teórico do sinal senoidal slntetizado é apresentado para as duas saídas, para várias freqüências de saída e para vários números de "bits" da palavra digital de entrada do conversar DIA. As ralas espectrals medidas são comparadas com estes valores teóricos. A lmplementa,ão deste Sintetizador de Freqüências BásiCO. possibilita o estudo da qualidade da senóide sintetizada e sua relação com os dados gravados na memória, com a qualidade e característica do conversor DIA e com os filtros passa-baixas empregados / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Orientador : Anita Jocelyne Marsaioli / Tese (doutorado) - Universidade Estadualde Campinas, Instituto de Quimica / Made available in DSpace on 2018-07-13T23:18:28Z (GMT). No. of bitstreams: 1 EscalonaGower_AdrianaDelCarmen_D.pdf: 14777322 bytes, checksum: a006d59cd1deed3e458181a3ce0c41f9 (MD5) Previous issue date: 1990 / Doutorado

Made available in DSpace on 2014-06-11T19:30:32Z (GMT). No. of bitstreams: 0 Previous issue date: 2009-11-25Bitstream added on 2014-06-13T18:06:39Z : No. of bitstreams: 1 cardoso_as_dr_ilha.pdf: 731569 bytes, checksum: 5543d0ce31f156eb520e157b32344a2b (MD5) / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) / Sintetizadores de frequência são circuitos críticos usados largamente em muitas aplicações de temporização. Circuitos PLL apresentam uma boa solução para temporização, mas utilizam geralmente blocos analógicos que são facilmente influenciados em desempenho devidos a instabilidades inerentes aos processos de fabricação e ruídos. Com a evolução dos circuitos e ferramentas para sistemas digitais foi possível a implementação de circuitos que utilizem somente recursos digitais tais como os DLL. Um dos papéis dos sintetizadores é equalizar a fase de um sinal de clock em relação a uma segunda referência adicionando fase entre os sinais. Este trabalho tem como objetivo o desenvolvimento de um circuito DLL com arquitetura flexível e programável para utilização no ajuste de fase e recuperação de sinais. Os blocos digitais foram implementados utilizando ferramentas de alto nível de abstração para avaliação do comportamento funcional. O objetivo final é a implementação do circuito validado em tecnologia CMOS 350 nm da AMS / Frequency Synthesizers are critical circuits widely used in timing applications. PLLs devices had showed a good solution for timing, but they normally because the use analog building blocks that are often influenced by the subtract building process and noises. Nevertheless, after the evolution of complex circuits and development tools it had been possible the implementation of systems that implement only digital resource such as DLL. One of major goals of synthesizers is to equalize the phase between a clock signal and a second reference. This work aims to develop DLL devices that are built in a flexible and reprogrammable architecture for using in decrements or increments in the phase and clock recovery. Digital blocks were implemented using high level abstraction tools for analysis of functional behavior. The main objective is the circuit implementation and validations in CMOS .35 AMS process

Orientador: Nobuo Oki / Banca: Carlos Antonio Alves / Banca: Ailton Akira Shinoda / Banca: José Raimundo de Oliveira / Banca: José Ricardo Descardeci / Resumo: Sintetizadores de frequência são circuitos críticos usados largamente em muitas aplicações de temporização. Circuitos PLL apresentam uma boa solução para temporização, mas utilizam geralmente blocos analógicos que são facilmente influenciados em desempenho devidos a instabilidades inerentes aos processos de fabricação e ruídos. Com a evolução dos circuitos e ferramentas para sistemas digitais foi possível a implementação de circuitos que utilizem somente recursos digitais tais como os DLL. Um dos papéis dos sintetizadores é equalizar a fase de um sinal de clock em relação a uma segunda referência adicionando fase entre os sinais. Este trabalho tem como objetivo o desenvolvimento de um circuito DLL com arquitetura flexível e programável para utilização no ajuste de fase e recuperação de sinais. Os blocos digitais foram implementados utilizando ferramentas de alto nível de abstração para avaliação do comportamento funcional. O objetivo final é a implementação do circuito validado em tecnologia CMOS 350 nm da AMS / Abstract: Frequency Synthesizers are critical circuits widely used in timing applications. PLLs devices had showed a good solution for timing, but they normally because the use analog building blocks that are often influenced by the subtract building process and noises. Nevertheless, after the evolution of complex circuits and development tools it had been possible the implementation of systems that implement only digital resource such as DLL. One of major goals of synthesizers is to equalize the phase between a clock signal and a second reference. This work aims to develop DLL devices that are built in a flexible and reprogrammable architecture for using in decrements or increments in the phase and clock recovery. Digital blocks were implemented using high level abstraction tools for analysis of functional behavior. The main objective is the circuit implementation and validations in CMOS .35 AMS process / Doutor

nÃo hà / O uso de diferentes mÃtodos de sonificaÃÃo de dados meteorolÃgicos e geofÃsicos à recorrente tanto em aplicaÃÃes cientÃficas quanto no contexto da criaÃÃo artÃstica. PropÃe-se, atravÃs de diferentes abordagens ao longo do processo de pesquisa, a criaÃÃo de uma sÃrie de sintetizadores e dispositivos sonoros sensÃveis à variaÃÃes de intensidade do vento, da luminosidade e da temperatura ambiente. Com o intuito de explorar as potencialidades do uso da sonificaÃÃo de dados de forÃas da natureza como mÃtodo de composiÃÃo sonora e musical, utilizam-se diversos sensores para controlar parÃmetros distintos do processo de sÃntese sonora digital. AtravÃs da experimentaÃÃo de circuitos e cÃdigos de programaÃÃo em Arduino, busca-se analisar os fatores que influenciam diferentes aspectos do processo de composiÃÃo junto aos fenÃmenos meteorolÃgicos. à apresentado o processo de desenvolvimento de trÃs sintetizadores que sÃo utilizados em diferentes ocasiÃes, alÃm da construÃÃo de uma mÃquina sonificadora e a produÃÃo de registros diversos do processo de elaboraÃÃo dos protÃtipos. Com base nas experimentaÃÃes realizadas, identificam-se aspectos pertinentes à atuaÃÃo de elementos da natureza como forÃas criativas durante o processo de composiÃÃo sonora e musical. / The use of different methods of sonification of meteorological and geophysical data is recurrent both in scientific applications and in the context of artistic creation. It is proposed, through different approaches throughout the research process, the creation of a series of synthesizers and sound devices sensitive to variations of wind intensity, luminosity and ambient temperature. In order to explore the potentialities of using sonification of forces of nature as a method of sound and musical composition, several sensors are used to control different parameters of the digital sound synthesis process. Through the experimentation of circuits and programming codes in Arduino, it is sought to analyze the factors that influence different aspects of the composition process with the meteorological elements. The process of development of three synthesizers that are used in different occasions is presented, along with the construction of a sonifying machine and the production of diverse material about the process of elaboration of the prototypes. Based on the experiments carried out, aspects pertinent to the performance of elements of nature as creative forces during the process of sound and musical composition are identified.

Orientador: Jose Geraldo Chiquito / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-21T20:45:09Z (GMT). No. of bitstreams: 1 Fasolo_SandroAdriano_M.pdf: 6533753 bytes, checksum: 09d090d85a0fa234d033ea3dcf1a71ef (MD5) Previous issue date: 1996 / Resumo: O trabalho teve como objetivo o estudo, projeto e construção de um sistema de comunicação via rádio. A faixa de freqüências de transmissão é de 240 MHz até 260 MHz, em passos de 100 kHz. A modulação utilizada é do tipo FSK binária, com desvio de freqüência da portadora de :t 50 kHz. O sinal de transmissão é gerado por multiplicadores de freqüência e por um sintetizador de freqüência. As estabilidades de freqüências dos osciladores são obtidas com a utilização de cristais piezoelétricos. Discutimos a teoria e os projetos dos circuitos do transmissor e do receptor. Apresentamos a análise de alguns circuitos utilizando o programa de simulação de circuitos eletrônicos PSPICE. A potência média de RF obtida no estágio de saída foi de 200mW / Abstract: Not informed. / Mestrado / Eletronica e Comunicações / Mestre em Engenharia Elétrica

Fontes sintetizadas são subsistemas presentes em muitos sistemas de microondas empregados em áreas como telecomunicações, instrumentação e lógica rápida. Estes subsistemas são responsáveis pela geração de sinais com alta estabilidade em freqüência, senoidais ou não, e são formados por diversos circuitos interconectados. Dentre estes circuitos, o oscilador controlado por tensão ou VCO (do inglês "Voltage Controlled Oscillator") é um dos principais. Este trabalho apresenta contribuições para o dimensionamento de fontes sintetizadas em nível sistêmico e circuital. No primeiro, foram estudados o comportamento transitório no domínio do tempo e as características de ruído de fase no domínio da freqüência. Para levar em conta o efeito de não-linearidades no estudo de comportamento transitório, foi desenvolvido um programa de computador que resolve as equações diferenciais da fonte sintetizada. Este programa possibilita o cálculo de parâmetros temporais como o tempo de aquisição e outros. Para determinação do ruído de fase de fontes sintetizadas, foi escrito outro programa de computador que realiza a análise no domínio da freqüência. Este programa permite grande flexibilidade na descrição dos componentes da fonte sintetizada e serve como base para uma estratégia de otimização das características de ruído de fase. No nível circuital, foi abordado o projeto do VCO. Para tal, inicialmente foram estudados os osciladores de freqüência fixa. Este estudo foi aplicado no projeto, construção e caracterização de um protótipo a transistor bipolar e 1 GHz. Com base na experiência adquirida em osciladores de freqüência fixa, partiu-se então para o estudo de VCO's com o objetivo de estabelecer um procedimento de projeto. Este procedimento foi avaliado por meio da construção e caracterização de um protótipo. Os resultados obtidos foram plenamente satisfatórios, validando o procedimento desenvolvido.

Made available in DSpace on 2014-06-11T19:30:32Z (GMT). No. of bitstreams: 0 Previous issue date: 2009-11-25Bitstream added on 2014-06-13T21:01:20Z : No. of bitstreams: 1 oliveira_vjs_dr_ilha.pdf: 2584742 bytes, checksum: ae7b3113a196a5051a808dbb371dece4 (MD5) / Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) / Nesta tese, propõe-se um sintetizador de freqüência baseado em phase locked loops (PLL) usando uma arquitetura que utiliza um dual-path loop filter, constituído de componentes passivos e um integrador digital. A proposta é empregar técnicas digitais, para reduzir o custo da implementação do sintetizador de freqüência, e flexibilizar o projeto do loop filter, para possibilitar que a arquitetura opere em uma faixa de freqüência larga de operação e com redução de tons espúrios. O loop filter digital é constituído de um contador crescente/ decrescente cujo clock é proveniente da amostragem da diferença de fase de entrada. As técnicas digitais aplicadas ao loop filter se baseiam em alterações da operação do contador, em tempos pré-estabelecidos, os quais são controlados digitalmente. Essas técnicas possibilitam reduzir o tempo de estabelecimento do PLL ao mesmo tempo em que problemas de estabilidade são resolvidos. No desenvolvimento da técnica de dual-path foi realizado o estudo de sua estabilidade, primeiramente, considerando a aproximação do PLL para um sistema linear e depois usando controle digital. Nesse estudo foram deduzidas as equações do sistema, no domínio contínuo e discreto, tanto para o projeto da estabilidade, quanto para descrever o comportamento do PLL. A metodologia top-down é usada no projeto do circuito integrado. As simulações em nível de sistema são usadas, primeiramente, para as criações das técnicas e posteriormente para a verificação do seu comportamento, usando modelos calibrados com os blocos projetados em nível de transistor. O circuito integrado é proposto para ser aplicado em identificação por rádio freqüência (RFID) na banda de UHF (Ultra High Frequency), usando multi-standard, e deve operar na faixa de 850 MHz a 1010 MHz. O sintetizador de freqüência foi projetado na tecnologia CMOS... / In this thesis, a frequency synthesizers phase locked loops (PLL) based with an architecture that uses a dual-path loop filter consisting of passive components and a digital integrator are proposed. The objective is to employ digital techniques to reduce the implementation cost and get loop filter design flexibility to enable the architecture to have a large tuning range operation and spurious reduction. The digital loop filter is based in an up/down counter where the phase difference is sampled to generate the clock of the counter. The techniques applied in the digital path are based in digitally controlled changes in the counter operation in predefined time points. These techniques provide PLL settling time reductions whiling the stability issues are solved. The stability study of the proposed dual path has been developed. First the linear system approximation for the PLL has been assumed and then employing digital control. The continuous and discrete time equations of architecture were derived in that study applied to stability design as well as to describe the architecture behavior. The top-down methodology has been applied to the integrated circuit design. In the beginning, the system level simulations are used for the techniques creation and then the behavioral models that were calibrated with transistor level blocks are simulated. The application of the circuit is proposed to Radio Frequency Identification (RFID) using UHF (Ultra High Frequency) band for multi-standards application and will operate in range of 850 MHz to 1010 MHz. The proposed frequency synthesizer has been designed in the AMS 0.35 μm CMOS technology with 2V power supply. A 300 μs of settling time and 140 Hz of resolution was obtained in simulations. The proposed frequency synthesizer have low complexity and shown a reference noise suppression about 45.6 dB better than the conventional architecture

Made available in DSpace on 2016-01-05T01:03:29Z (GMT). No. of bitstreams: 1 000476876-Texto+Completo-0.pdf: 2803272 bytes, checksum: 9305b74451ec83ddca38d1c444ffb3dd (MD5) Previous issue date: 2015 / This work presents an overview of text independent speaker verification, describing the basic operation of the system and the reviewing some important developments in speaker modeling and feature extraction from speech. Following, a point of improvement identified within the feature extraction stage leads to the main objective of this work: to determine one or more sets of coefficients relevant to speaker discrimination while minimizing the equal error rate (EER). The proposal is to replace the delta(Δ) and double-delta(Δ²) coefficients by a linear predictor code (LPC) for the mel frequency cepstral coefficients (MFCC). In addition, score level fusion is employed to combine the ouputs of MFCC-only and MFCC-LPC systems, as well as MFCC-only and MFCC-Δ-Δ² systems. In all cases, performance is evaluated with respect to variations of the signal to noise-ratio (SNR) in the tested audio. In addition, the work introduces a new Brazilian Portuguese speech repository containing free-speech from 155 males. Results and discussions are presented with a reflection on the expected outcomes, as well as general comments and observations. Finally, concludings remarks are made about the work, featuring future prospects regarding text independent speaker verification research. This work attained a 4% reduction in the EER compared to the reference system (MFCC-only), with best results occuring in the case fusion of MFCC-only and MFCC-Δ-Δ² scores. / Este trabalho apresenta uma visão geral acerca de verificação de locutor independente de texto, demonstrando o funcionamento básico do sistema e as principais referências de métodos já utilizados ao longo de anos para extração de características da fala e modelamento do locutor. Detectado um ponto a ser trabalhado dentro da etapa de extração de características, objetiva-se determinar coeficientes ou um conjunto destes relevantes para discriminação do locutor, com o intuito de minimizar a EER (Equal Error Rate). A proposta consiste em substituir os coeficientes delta(Δ) e double-delta(Δ2) por coeficientes de um preditor LPC (Linear Predictor Coding) o qual realiza a predição dos coeficientes MFCC (Mel Frequency Cepstral Coeficients). Além disso, aplica-se uma fusão a nível de score em função de sistemas baseados em MFCC e LPC. Outra análise discutida no trabalho é a fusão de um sistema MFCC com Δ e Δ².Um tópico também avaliado é com relação a variações de SNRs (Signal to Noise Ratios) nos áudios testados. Além disso, é elaborado um banco de falas em português brasileiro. Por fim, são expostos os resultados obtidos e é feita a análise dos mesmos, a fim de refletir sobre o que era esperado e levantar alguns comentários. Enfim, são feitas as considerações a respeito do trabalho, e elencadas as perspectivas futuras em torno das pesquisas de verificação de locutor independente de texto. Com este trabalho atingiu-se uma redução de 4% na taxa de erro igual (EER) em comparação ao sistema de referência, sendo que os melhores resultados foram apresentados pelo sistema que realiza um fusão do sistema MFCC com o Δ e Δ².

Orientador: Nobuo Oki / Banca: Suely Cunha Amaro Mantovani / Banca: Jozué Vieira Filho / Banca: Marcelo Arturo Jara Perez / Banca: Paulo Augusto Dal fabbro / Resumo: Nesta tese, propõe-se um sintetizador de freqüência baseado em phase locked loops (PLL) usando uma arquitetura que utiliza um dual-path loop filter, constituído de componentes passivos e um integrador digital. A proposta é empregar técnicas digitais, para reduzir o custo da implementação do sintetizador de freqüência, e flexibilizar o projeto do loop filter, para possibilitar que a arquitetura opere em uma faixa de freqüência larga de operação e com redução de tons espúrios. O loop filter digital é constituído de um contador crescente/ decrescente cujo clock é proveniente da amostragem da diferença de fase de entrada. As técnicas digitais aplicadas ao loop filter se baseiam em alterações da operação do contador, em tempos pré-estabelecidos, os quais são controlados digitalmente. Essas técnicas possibilitam reduzir o tempo de estabelecimento do PLL ao mesmo tempo em que problemas de estabilidade são resolvidos. No desenvolvimento da técnica de dual-path foi realizado o estudo de sua estabilidade, primeiramente, considerando a aproximação do PLL para um sistema linear e depois usando controle digital. Nesse estudo foram deduzidas as equações do sistema, no domínio contínuo e discreto, tanto para o projeto da estabilidade, quanto para descrever o comportamento do PLL. A metodologia top-down é usada no projeto do circuito integrado. As simulações em nível de sistema são usadas, primeiramente, para as criações das técnicas e posteriormente para a verificação do seu comportamento, usando modelos calibrados com os blocos projetados em nível de transistor. O circuito integrado é proposto para ser aplicado em identificação por rádio freqüência (RFID) na banda de UHF (Ultra High Frequency), usando multi-standard, e deve operar na faixa de 850 MHz a 1010 MHz. O sintetizador de freqüência foi projetado na tecnologia CMOS... (Resumo completo, clicar acesso eletrônico abaixo) / Abstract: In this thesis, a frequency synthesizers phase locked loops (PLL) based with an architecture that uses a dual-path loop filter consisting of passive components and a digital integrator are proposed. The objective is to employ digital techniques to reduce the implementation cost and get loop filter design flexibility to enable the architecture to have a large tuning range operation and spurious reduction. The digital loop filter is based in an up/down counter where the phase difference is sampled to generate the clock of the counter. The techniques applied in the digital path are based in digitally controlled changes in the counter operation in predefined time points. These techniques provide PLL settling time reductions whiling the stability issues are solved. The stability study of the proposed dual path has been developed. First the linear system approximation for the PLL has been assumed and then employing digital control. The continuous and discrete time equations of architecture were derived in that study applied to stability design as well as to describe the architecture behavior. The top-down methodology has been applied to the integrated circuit design. In the beginning, the system level simulations are used for the techniques creation and then the behavioral models that were calibrated with transistor level blocks are simulated. The application of the circuit is proposed to Radio Frequency Identification (RFID) using UHF (Ultra High Frequency) band for multi-standards application and will operate in range of 850 MHz to 1010 MHz. The proposed frequency synthesizer has been designed in the AMS 0.35 μm CMOS technology with 2V power supply. A 300 μs of settling time and 140 Hz of resolution was obtained in simulations. The proposed frequency synthesizer have low complexity and shown a reference noise suppression about 45.6 dB better than the conventional architecture / Doutor