Master of Science / Department of Grain Science and Industry / Jon M. Faubion / Charles E. Walker / In commercial bakeries, the baker expects to get the same bread loaf, including weight and size, after sheeting the same size dough piece. Doughs made from different flours have different elastic recoveries to a great extent, which has an effect on the dough’s size and density. Products made from differently elastic doughs can’t have the same shape and height. Weight may also be affected. The dough rheological behaviors of five flours and their blends having different chemical and physical properties were measured as were changes in thickness and snapback (thickness of the machined dough sheet relative to the roll gap) immediately following sheeting. Dough snapback was determined to be a function of both processing parameters, reduction ratio, and dough rest time, as well as different flour properties. The predication equation for dough snapback is based on multiple flour properties and sheeting conditions. Among the variables, Mixograph work, reduction ratio, and dough rest time were the main factors affecting the elastic characteristics of the doughs. Minimum snapback occurred with the weakest flour experiencing the longest rest time and the smallest reduction ratio. A 7-factor equation was found to be robust to predict the snapback of several flours, by combining Mixograph work, reduction ratio, dough rest time, Mixograph peak height and mixing time, Alveograph P/L, and protein content.

Electrostatic Discharge (ESD), as a subset of Electrical Overstress (EOS), was reported to be in charge of more than 35% of failure in integrated circuits (ICs). Especially in the manufacturing process, the silicon wafer turns out to be a functional ICs after numerous physical, chemical and mechanical processes, each of which expose the sensitive and fragile ICs to ESD environment. In normal end-user applications, ESD from human and machine handling, surge and spike signals in the power supply, and wrong supplying signals, will probably cause severe damage to the ICs and even the whole systems. Generally, ESD protections are evaluated after wafer and even system fabrication, increasing the development period and cost if the protections cannot meet customer's requirements. Therefore, it is important to design and customize robust and area-efficient ESD protections for the ICs at the early development stage. As the technologies generally scaling down, however, ESD protection clamps remain comparable area consumption in the recent years because they provide the discharging path for the ESD energy which rarely scales down. Diode is the most simple and effective device for ESD protection in ICs, but the usage is significantly limited by its low turn-on voltage. MOS devices can be triggered by a dynamic-triggered RC circuit for IOs operating at low voltage, while the one triggered by a static-triggered network, e.g., zener-resistor circuit or grounded-gate configuration, provides a high trigger voltage for high-voltage applications. However, the relatively low current discharging capability makes MOS devices as the secondary choice. Silicon-controlled rectifier (SCR) has become famous due to its high robustness and area efficiency, compared to diode and MOS. In this dissertation, a comprehensive design methodology for SCR based on simulation and measurement are presented for different advanced commercial technologies. Furthermore, an ESD clamp is designed and verified for the first time for the emerging GaN technology. For the SCR, no matter what modification is going to be made, the first concern when drawing the layout is to determine the layout geometrical style, finger width and finger number. This problem for diode and MOS device were studied in detail, so the same method was usually used in SCR. The research in this dissertation provides a closer look into the metal layout effect to the SCR, finding out the optimized robustness and minimized side-effect can be obtained by using specific layout geometry. Another concern about SCR is the relatively low turn-on speed when the IOs under protection is stressed by ESD pulses having very fast rising time, e.g., CDM and IEC 61000-4-2 pulses. On this occasion a large overshoot voltage is generated and cause damage to internal circuit component like gate oxides of MOS devices. The key determination of turn-on speed of SCR is physically investigated, followed by a novel design on SCR by directly connecting the Anode Gate and Cathode Gate to form internal trigger (DCSCR), with improved performance verified experimentally in this dissertation. The overshoot voltage and trigger voltage of the DCSCR will be significantly reduced, in return a better protection for internal circuit component is offered without scarifying neither area or robustness. Even though two SCR's with single direction of ESD current path can be constructed in reverse parallel to form bidirectional protection to pins, stand-alone bidirectional SCR (BSCR) is always desirable for sake of smaller area. The inherent high trigger voltage of BSCR that only fit in high-voltage technologies is overcome by embedding a PMOS transistor as trigger element, making it highly suitable for low-voltage ESD protection applications. More than that, this modification simultaneously introduces benefits including high robustness and low overshoot voltage. For high voltage pins, however, it presents another story for ESD designs. The high operation voltages require that a high trigger voltage and high holding voltage, so as to reduce the false trigger and latch-up risk. For several capacitive pins, the displacement current induced by a large snapback will cause severe damage to internal circuits. A novel design on SCR is proposed to minimize the snapback with adjustable trigger and holding voltage. Thanks to the additional a PIN diode, the similar high robustness and stable thermal leakage performance to SCR is maintained. For academic purpose of ESD design, it is always difficult to obtain the complete process deck in TCAD simulation because those information are highly confidential to the companies. Another challenge of using TCAD is the difficulty of maintaining the accuracy of physics models and predicting the performance of the other structures. In this dissertation a TCAD-aid ESD design methodology is used to evaluate ESD performance before the silicon shuttle. GaN is a promising material for high-voltage high-power RF application compared to the GaAs. However, distinct from GaAs, the leaky problem of the schottky junction and the lack of choice of passive/active components in GaN technology limit the ESD protection design, which will be discussed in this dissertation. However, a promising ESD protection clamp is finally developed based on depletion-mode pHEMT with adjustable trigger voltage, reasonable leakage current and high robustness.

Une forte exigence de robustesse s’est imposée dans tous les domaines d’application des composants de puissance. Dans ce cadre très contraint, seule une analyse fine des phénomènes liés directement ou indirectement aux défaillances peut garantir une maîtrise de la fiabilité des fonctions assurées par les nouveaux composants de puissance. Cependant, ces phénomènes impliquent des couplages entre des effets électriques, thermiques et mécaniques, rendant leur étude très complexe. Le recours à la modélisation multi-physique bien adaptée s’avère alors déterminant. Dans ce mémoire de thèse, nous proposons une méthodologie de modélisation électrique prenant en compte les effets de la température sur les phénomènes localisés qui initient une défaillance souvent fatale. En prévision de la simulation électrothermique couplée impliquant des transistors MOS de puissance, un modèle électrique thermosensible de ce composant et de sa diode structurelle a été développé. Corrélativement un ensemble de bancs expérimentaux a été mis en œuvre pour l’extraction des paramètres et pour la validation du modèle. Une attention particulière a été accordée à l’étude des phénomènes parasites qui pourraient survenir de manière très localisée suite à une répartition inhomogène de la température et à l’apparition de points chauds. Ainsi les fonctionnements limites en avalanche, avec le déclenchement du transistor bipolaire parasite et de son retournement ont été modélisés. Des bancs spécifiques pour la validation du modèle pour les régimes extrêmes ont été utilisés en prenant des précautions liées à la haute température. Enfin, Le modèle électrique thermosensible complet développé a été utilisé par la société Epsilon ingénierie pour faire des simulations électrothermiques du MOS de puissance en mode d’avalanche en adaptant le logiciel Epsilon-R3D / Strong demand for robustness has emerged in all areas of application of power components.Only a detailed analysis of phenomena related directly or indirectly to failures can ensure thereliability of the functions of the new power components. However, these phenomena involvethe coupling between electrical effects, thermal and mechanical, making their study verycomplex. The use of multi-physics modeling is well suited when determining. In this thesis,we propose a methodology for electrical modeling taking into account the effects of temperatureon the localized phenomena that initiate failure is often fatal. In preparation for thecoupled electro-thermal simulation involving MOS power transistors, an electric thermosensitivemodel of the MOS and its body diode has been developed. Correspondingly a set ofexperimental studies was implemented to extract the parameters and model validation. Particularattention was paid to the study of interference phenomena that could occur in a localizedresponse to an inhomogeneous distribution of temperature and hot spots. Thus the workingslimits avalanche, with the outbreak of parasitic bipolar transistor (snapback) and its reversalwere modeled. Benches specific validations of the model for harsh switching conditions wereused by taking precautions related to high temperature. Finally, the complete thermal electricmodel developed was used by the company “EPSILON Ingénierie” for electro-thermal simulationof power MOS mode Avalanche Software adapting Epsilon-R3D.

Les transducteurs ultrasonores capacitifs micro-usinés (cMUT : capacitive Micromachined Ultrasound Transducers) sont aujourd'hui une nouvelle alternative à la transduction d'ondes ultrasonores. En comparaison avec la technologie piézoélectrique, ils offrent de nombreuses potentialités en termes de fiabilité, de production, de miniaturisation et d'intégration, d'une électronique associée mais aussi en termes de performances acoustiques. Les voies d'application de ces dispositifs, dédiés initialement à l'imagerie médicale, sont aujourd'hui étendues à de nombreux domaines tels que la thérapie, les capteurs biochimiques ou encore l'émission paramétrique d'ondes sonores. Néanmoins, leur mise en œuvre n'en est encore qu'à ses balbutiements et la compréhension de leurs comportements à la fois statique et dynamique nécessite d'être approfondie. C'est dans ce cadre que s'inscrit le présent travail de thèse. Ce mémoire adresse deux aspects majeurs de ces micro-systèmes : leur caractérisation mécanique et l'impact de la non-linéarité des forces électrostatiques sur la réponse temporelle. La caractérisation des micro-systèmes, notamment en termes de contraintes initiales et de modules d'élasticité, est une problématique récurrente de ces dispositifs. Dans le contexte des technologies cMUT, fabriquées par procédé de micro-usinage de surface, nous avons souhaité reposer les bases de cette étape de mesure et proposer des méthodes de caractérisation basées sur l'utilisation de dispositifs fonctionnels plutôt que s'appuyer sur des structures dédiées (micro-poutre, ponts, structures rotatives). L'impact de la non-linéarité sur la dynamique dans le fluide d'une cellule, puis d'un réseau de cellules, est ensuite étudié en s'appuyant à la fois sur des mesures d'interférométrie laser et sur un modèle temporel intégrant les effets du fluide. Nous exposons ici une étude à plusieurs échelles, allant de la cellule unitaire du dispositif à la pression rayonnée par un élément de barrette. Une optimisation de l'excitation dans l'objectif de réduire l'effet de la non-linéarité tout en conservant des niveaux de pressions optimum est proposée. En fin, à travers l'étude dynamique effectuée, un nouveau régime de fonctionnement des cMUTs est identifié et vérifié. Celui-ci s'appuie sur l'exploitation du régime forcé dans l'air ou dans l'eau de ces dispositifs pour la génération d'ondes ultrasonores basse-fréquence.

Les transducteurs ultrasonores capacitifs micro-usinés sont aujourd'hui une nouvelle alternative à la transduction d'ondes ultrasonores. En comparaison avec la technologie piézo-électrique, ils offrent des potentialités en termes de production, de miniaturisation et d'intégration d'une électronique associée mais aussi en termes de performances. Néanmoins,leur mise en œuvre n'en est encore qu'à ces balbutiements et la compréhension de leurs comportements nécessite d'être approfondie. C'est dans ce cadre que s'inscrit le présent travail de thèse. Nous proposons, dans un premier temps, à l'aide d'un modèle numérique basé sur une mécanique linéaire de plaques multicouches, d'étudier l'effet des contraintes initiales sur le comportement statique. Dans un second temps, l'impact de la non-linéarité de la dynamique d'une cellule, puis d'un réseau de cellules, est étudiée en s'appuyant à la fois sur des mesures d'interférométrie et sur un modèle temporel intégrant les effets du fluide. Enfin, nous proposons une optimisation de l'excitation et l'utilisation de ces dispositifs en régime forcée pour la génération d'onde basse fréquence dans l'air et dans l'eau. / Capacitive tvIicromachined Ultrasound Transducers (cMUTs) are today a new alternative for the generation of ultrasonic waves. Compared lo the piezoelectric technology, theyoffer some potentialities in terms of reliability, production, miniaturization and electronicintegration but also in term of acoustic performance. Nevertheless, their implementationis relatively new and the understanding of their static and dynamic behaviors needs to bestudied further. This is in this context that this PhD is developed. We propose, in a firsttime, with the help of a numeric model based on the linear mechanic theory of multilayeredplates, to study the impact of initial stresses on the static behavior. In a second time, the impact of the nonlinearity on the dynamic of the cell first, and a cell array next, is studiedwith the help of a temporal model and measurements made by laser interferometry both.Finally, thanks to this dynamic study, a new operation mode of cMUTs is identified andverified. This one is based on the use of forced regime in air and water of these device togenerate low frequencies ultrasonic waves.