Global ETD Search

1	Conception de contrôleurs autotestables pour des hypothèses de pannes analytiques Schreiber Jansch, Ingrid Eleonora 14 January 1985 (has links) (PDF) Contrôleurs utilisés dans les systèmes autotestables pour le test des sorties combinatoires ou séquentielles. Conception des contrôleurs NMOS à partir de l'assemblage des cellules, des règles de conception pour celle-ci, et des hypothèses de pannes pouvant survenir. Les considérations pratiques sont basées sur des hypothèses de pannes analytiques Panne Circuit logique Technologie NMOS Circuit combinatoire Conception circuit Fiabilité Code Contrôleur Circuit autotestable Circuit Code disjoint Circuit sûr à fautes
2	Définition, étude et conception d'un microprocesseur autotestable spécifique: COBRA Osseiran, Adham 12 May 1986 (has links) (PDF) Description des différentes étapes de la conception d'un microprocesseur pour le contrôle des automatismes de sécurité, en particulier pour les systèmes de transport. Ce microprocesseur est autotestable, c'est-à-dire capable de détecter ses propres erreurs. La conception du circuit est basée sur les hypothèses de pannes au niveau analytique dans la technologie NMOS. Les blocs fonctionnels «Strongly Fault Secure» et les contrôleurs «Strongly Code Disjoint» sont à la base des circuits «Self-checking», dits autotestables. Le circuit COBRA démontre la faisabilité d'un microprocesseur autotestable. COBRA gère indépendamment 19 signaux différents, date des événements externes, mesure des fréquences, surveille 14 entrées logiques et possède 7 sorties indépendantes. Le programme d'application de COBRA est contenu dans une mémoire morte programmable externe de 16 Koctets adressés par 14 bits multiplexés sur le bus interne de 8 bits. COBRA contient également une liaison série, une mémoire à accès direct de 64 octets et 3 temporisateurs de 14 bits indépendants ainsi qu'une unité arithmétique et logique de 8 bits, COBRA exécute un jeu de 43 instructions Circuit intégré Circuit VLSI Conception assistée Programme ordinateur Contrôle automatique Vérification Microprocesseur Technologie NMOS Panne Réseau logique programmable Description Simulateur Unité arithmétique logique Circuit commande Pilote automatique Métropolitain Train Sécurité Système conversationnel Architecture Fabrication microélectronique Microprocesseur COBRA Langage IRENE Système PAOLA Programme SPICE Programme MACSIM Système LUCIE Système LUBRICK Système APOLLON
3	IMHOTEP : un générateur automatique d'architectures pour circuits intégrés de filtrage numérique Reyss-Brion, Jean-Frédéric 24 May 1985 (has links) (PDF) La phase de dessin des circuits intégrés est aujourd'hui le goulot d'étranglement entre la demande et la production. On présente le générateur automatique d'architectures pour circuits intégrés de filtrage numérique. La description d'un algorithme de filtrage assortie d'une contrainte «temps réel» est fournie au générateur. L'architecture optimisée en un temps requis est fournie sous la forme d'une partie opérative et d'un graphe d'états donnant le séquencement à appliquer Circuit intégré Conception assistée Compilateur Silicium Tracé graphique Masque Circuit VLSI Circuit numérique Filtre électrique Algorithme Temps réel Multiplexage Bibliothèque Optimisation Simulation ordinateur Génération Architecture Technologie NMOS Technologie MOS complémentaire Conversion AN Filtrage Traitement signal Processeur Thèse Générateur IMHOTEP

1

Page generated in 0.0625 seconds