Global ETD Search

1	Contributions à l'étude d'un processeur monolithique 32 bits en technologie CMOS Ouerdani, Abdelaziz 20 June 1986 (has links) (PDF) La nécessité d'une conception sûre et descendante des circuits intégrés VLSI est reconnue. Etude des propriétés statiques et dynamiques des dessins de masques des principaux blocs du circuit intégré en technologie CMOS. La méthode proposée est une conception par affinements successifs des spécifications. On distingue: le choix des algorithmes, le choix du chemin de données associé aux blocs fonctionnels. Les validation partielles de conception sont faites par analyse et simulation Circuit intégré Circuit VLSI Conception assistée Plan masse Algorithme Masque Technologie MOS complémentaire Topologie Méthodologie Assemblage Architecture
2	Implantation automatisée des circuits intégrés sur réseaux prédiffusés CMOS Janati Idrissi, Mohamed Abdou 01 July 1985 (has links) (PDF) Après une revue critique des méthodes de placement existantes, l'étude développe plus précisément les méthodes ascendantes sur trois points: préstructuration logique du réseau à implanter, contraintes topologiques, et prévision de la connectique afin de gérer les ressources critiques. Illustration par un travail pratique, conception d'une méthode et d'un logiciel d'implantation automatisée sur réseau prédiffusé CMOS à une couche d'aluminium. L'utilisation des méthodes de classification pour hiérarchiser les problèmes complexes est introduite pour la formation des agrégats d'éléments à placer Conception assistée Circuit intégré Circuit VLSI Technologie MOS complémentaire Algorithme Tracé graphique Classification Structure hiérarchisée Thèse Métallisation Aluminium Réseau porte Réseau prédiffusé
3	Généralisation des méthodes de scan pour le test des circuits intégrés complexes et application à des circuits critiques en vitesse Bulone, Joseph 02 December 1994 (has links) (PDF) Cette thèse propose une extension des méthodes classiques de chemins de «scan». On utilise des opérateurs combinatoires plus généraux à la place des multiplexeurs à une seule sortie. Ils peuvent comporter des entrées et des sorties multiples. Ils peuvent boucler sur eux-mêmes par l'intermédiaire d'une ou plusieurs bascules. Lorsqu'ils vérifient certaines propriétés de bijectivité et qu'ils forment une structure propageant de l'information, alors cette structure est aussi utile que les chaînes du «scan» complet et s'utilise de manière semblable. Elle permet aussi une approche hiérarchique du test des circuits. On montre comment tirer profit de cette méthode plus générale pour réduire l'impact de la méthode de «scan» complet sur les performances de circuits complexes implantant des fonctions mathématiques courantes ou des séquenceurs. Des résultats sont donnés pour le cas réel d'un circuit CMOS, très rapide, spécifique pour le réseau numérique large bande et pour lequel les contraintes en vitesse étaient primordiales Etude expérimentale Méthode essai Essai fonctionnel Essai automatique Circuit intégré Séquenceur Circuit rapide Technologie MOS complémentaire Génération test Simulation symbolique Chemin de scan généralisé Scan partiel Test de chemin de données
4	Conception descendante appliquée aux microprocesseurs VLSI Bertrand, François 27 September 1985 (has links) (PDF) Dans la méthode de conception sûre et descendante CAPRI applicable aux circuits intégrés VLSI, on analyse les spécifications initiales à la définition de l'architecture du circuit. La méthode proposée est une méthode par affinements successifs de spécifications dans laquelle on distingue: 1) le choix des algorithmes; 2) le choix du chemin de données associé aux blocs fonctionnels; 3) le choix de la structure de la partie contrôle. Application de la démarche descendante au microordinateur 80 C48 d'INTEL en technologie CMOS Conception assistée Circuit intégré Circuit VLSI Microprocesseur Circuit intégré monolithique Architecture système Technologie MOS complémentaire Construction modulaire Tracé graphique Masque Prototype Algorithme Instruction Réseau logique programmable Structure hiérarchisée Matériel Logiciel Circuit précaractérisé Méthode CAPRI Logiciel MACSIM Logiciel PAOLA
5	IMHOTEP : un générateur automatique d'architectures pour circuits intégrés de filtrage numérique Reyss-Brion, Jean-Frédéric 24 May 1985 (has links) (PDF) La phase de dessin des circuits intégrés est aujourd'hui le goulot d'étranglement entre la demande et la production. On présente le générateur automatique d'architectures pour circuits intégrés de filtrage numérique. La description d'un algorithme de filtrage assortie d'une contrainte «temps réel» est fournie au générateur. L'architecture optimisée en un temps requis est fournie sous la forme d'une partie opérative et d'un graphe d'états donnant le séquencement à appliquer Circuit intégré Conception assistée Compilateur Silicium Tracé graphique Masque Circuit VLSI Circuit numérique Filtre électrique Algorithme Temps réel Multiplexage Bibliothèque Optimisation Simulation ordinateur Génération Architecture Technologie NMOS Technologie MOS complémentaire Conversion AN Filtrage Traitement signal Processeur Thèse Générateur IMHOTEP

1

Page generated in 0.1148 seconds