Gràcies als avenços de l'electrònica de potència, la microelectrònica i la teoria de control s'ha generalitzat l'ús dels controls vectorials del motor d'inducció en aplicacions industrials. Les prestacions d'aquests controls són funció directa del grau de certesa en el coneixement, en tot moment, de la posició del flux a l'interior de la màquina. En conseqüència, és molt important , no solament el coneixement de la velocitat del rotor, sinó el de la posició d'aquest. En moltes de les aplicacions industrials el desig principal és eliminar el sensor de velocitat però en cap cas es desitja disminuir les prestacions dinàmiques del sistema d'accionament del motor. L'interès d'aquests accionaments sense sensor "Sensorless" és doble, cal que el sistema pugui controlar el més ampli rang possible de velocitats i, a més, tenir una ràpida resposta.De l'estudi dels diferents sistemes d'estimació s'extreu que els sistemes amb major resolució són més complexos i més difícils d'implementar i, per tant, industrialment menys viables. Els sistemes complexos necessiten un coneixement exacte dels paràmetres del motor i són molt influenciables per les seves variacions, per això necessiten rutines d'estimació de paràmetres. Finalment, els sistemes més simples són fàcils d'implementar però tenen una pitjor resposta dinàmica Els objectius plantejats en aquesta tesi són:1) Desenvolupar i validar un estimador de velocitat per a una regulació Sensorless.2) Tancar el llaç de velocitat amb un control vectorial.3) Implementar el sistema tenint en compte la seva viabilitat pràctica.En aquesta tesi es proposa implementar un sistema de control de la velocitat d'un motor d'inducció sense sensor de velocitat (Sistema sensorless) de baix cost. Per estimar la velocitat es proposa la idea de millorar la resposta dinàmica d'un estimador de velocitat en règim permanent. Per a l'estimació de velocitat, s'implementen dos estimadors de velocitat treballant en paral·lel: l'estimador en règim permanent i l'estimador en règim transitori. Per tal d'obtenir el bo i millor d'ambdós estimadors, es realitza un promig intel·ligent de les dues velocitats estimades mitjançant un sistema basat en lògica "fuzzy". Aquest sistema "fuzzy" intel·ligent, és capaç d'obtenir la relació òptima de promitjat entre les dues estimacions en funció del punt de treball del motor; punt de treball que ve determinat per la velocitat del motor i el nivell o grau de règim permanent. Per tancar el llaç de control de la velocitat amb la velocitat estimada es proposa la utilització d'un sistema de control de parell FAM i un regulador PI.L'estimador en règim transitori ofereix una velocitat estimada que difícilment és pot fer servir degut al soroll que conté, si no es realitza un procés de filtrat. Aquest soroll és conseqüència dels derivadors, de la divisió que incorpora l'algoritme d'estimació i del soroll provinent del corrent del motor. S'ha dissenyat un filtre adaptatiu (fuzzy), que en funció del punt de treball del motor, varia la seva freqüència de tall òptima. Així, s'estableix un equilibri entre el retard degut a un filtrat fort i l'excés d'arrissada que implica un filtrat massa suau. Les variables que proporcionen la informació del punt de treball per seleccionar la freqüència de tall són la pròpia velocitat estimada i la derivada d'un corrent proporcional al parell (obtingut amb l'algoritme de l'estimador en règim permanent); és a dir el nivell de règim permanent. El sistema fuzzy en conjunt s'ha dissenyat el més simple possible en pro de la viabilitat de la seva futura implementació.Per estalviar la mesura directa de la tensió del motor s'ha dissenyat un model de l'inversor a implementar.L'accionament del motor d'inducció implementat tanca el llaç de velocitat mitjançant un control vectorial emprant la velocitat estimada de l'estimador proposat en aquesta tesi. / Due to the improvements on power electronics, microelectronics and control theory, vector control of the induction motors has gained importance and its usage has grown in industrial applications. Vector controls are good induction motor drives because of its motor torque accuracy and its excellent dynamic performance. However, it is well known that this good performance depends on the knowledge of the position of the motor flux. Consequently, it is really important to know not only the rotor speed but also its exact position. Therefore, it is difficult to have a good performance with a vector control without measuring the position of the rotor, which is usually measured by encoders, etc. The usage of encoders increases the price of the drive.The main aim in many industrial applications is to avoid implementing a speed sensor in the motor because either this sensor can't be implemented in the system or a low cost system is desired. Nevertheless, the system must keep all its properties of dynamic behaviour and good performance. So the development of a sensorless induction motor drive is nowadays a wide field of research. The interest of sensorless systems is double; the system must be able to control the widest range of speed and must have a fast dynamic response. There are several classifications about sensorless systems but the most generic one is the classification that shows the difference between low cost and high cost systems. The first ones have a low cost but a low performance, whilst the second ones have a high performance but the drive has a high cost.In this thesis a low cost sensorless induction motor drive is presented. A sensorless speed estimator has been developed, the speed loop has been closed by means of a vector control and the implementation has taken in consideration its further viability. To obtain the estimated speed two estimators work at the same time. A fuzzy system filters the response of one of them in order to get a better response. The same fuzzy system makes an intelligent weighed average between the responses of both estimators to get the final estimated speed. The final response is better than the separately responses of both estimators. The value of the motor voltage is needed to estimate the speed, so a model of the inverter is presented to avoid the use of any voltage measurement over the motor. Finally, the proposed system has been experimentally tested and the results validate all algorithms and the thesis proposals.

OBJETIVOS.El objetivo global de la presente tesis doctoral consiste en el estudio de la incorporación de las características de sintonizabilidad y ajuste en estructuras integradas analógicas de tiempo continuo para filtrado de señal. La tesis se ha concentrado en el diseño, implementación, caracterización experimental y modelizado de un sistema de sintonía automática para un filtro pasa-banda de tiempo continuo que permite la sintonía tanto de su frecuencia central como de su factor de calidad.A tenor de las motivaciones, los antecedentes históricos y la contextualización en el estado del arte, se han planteado como principales objetivos particulares del presente trabajo de investigación los siguientes aspectos:- Partiendo de una topología de filtrado MOSFET-C fijada al comienzo de la tesis, proponer una mejora de la estructura original para conseguir independizar los lazos de control de la frecuencia central y del factor de calidad y obtener una estructura completamente balanceada. Asimismo se pretende incorporar la célula MRC (MOS Resistive Circuit) a la topología de manera que permita el control electrónico de los parámetros de la misma.- Obtener un modelo completo de la estructura MRC, que contemple todos los aspectos posibles de su comportamiento no lineal.- Diseñar y realizar un filtro microelectrónico analógico de tiempo continuo con sintonía automática on-chip, con el consiguiente proceso de integración sobre silicio de estas estructuras mediante herramientas CAD, y su posterior validación funcional a través tanto de resultados de simulación post-layout como de resultados experimentales en el laboratorio.- Como último objetivo, se considera la propuesta de un proceso sistemático y general para el modelizado en pequeña señal de filtros con capacidad de sintonía automática, con el fin de realizar un estudio de estabilidad local del sistema. Dicho estudio genérico se pretende complementar con el diseño de los controladores para los lazos de control de la frecuencia central y del factor de calidad del filtro particular presentado en la presente tesis.METODOLOGÍA, FASES DEL TRABAJO Y RESULTADOS.La metodología ha consistido en enmarcar históricamente el trabajo realizado en técnicas de filtrado, así como presentar la situación actual del estado del arte, incluyendo explícitamente una revisión de los diversos métodos de sintonía que en los últimos años han aparecido publicados. El estudio se acompaña de una crítica sobre los métodos analizados, donde se ponen de relieve los puntos fuertes y débiles que se han observado.A continuación se ha llevado a cabo un estudio detallado del comportamiento y modelizado del MRC, para así conocer con exactitud los efectos no deseados que puede presentar esta célula, y prever cómo influirán sobre las características del filtro de tiempo continuo a sintonizar. Por un lado, se ha determinado el comportamiento no lineal de la célula MRC, y se ha puesto de manifiesto cómo el popular modelo BSIM3 no modeliza adecuadamente el transistor MOS, pues muestra un comportamiento no simétrico que no corresponde con la natural simetría de la célula. Se ha propuesto, tras el estudio de modelos alternativos al BSIM3 para el transistor como es el caso del EKV, una modificación del modelo BSIM3 que permite corregir la deficiencia detectada.El estudio en profundidad del MRC que se presenta se ha concluido con la propuesta de un nuevo modelo para el mismo que no sólo contempla el efecto no lineal introducido por la no igualdad de sus terminales de salida, sino también el efecto de la movilidad no constante de los portadores, función del campo eléctrico transversal en el transistor MOS. Este estudio ha permitido además obtener unas recomendaciones de diseño para circuitos que incluyan la célula MRC, de las que la más destacada es la necesidad de ser usado en circuitos completamente balanceados (fully-balanced).A continuación se ha realizado el estudio, diseño e implementación de un filtro pasa-banda CMOS de segundo orden con su sistema de ajuste on-chip. Se propone la modificación introducida en el filtro TQE (Transimpedance Q-Enhancement) que permite independizar el proceso de sintonía del factor de calidad de la sintonía de su frecuencia central. Se han descrito los lazos de sintonía de frecuencia y factor de calidad implementados, con detalles sobre aquellos bloques novedosos que se plantean en la presente tesis, como son la realización de los detectores de amplitud con células multiplicadoras MRC, o la propuesta de un circuito desfasador que permite realizar un desfase de -90º a una frecuencia sintonizable a través de una tensión de control.Seguidamente se han presentado las simulaciones pertinentes y los resultados experimentales que corroboran la funcionalidad del prototipo del filtro diseñado con sus correspondientes lazos de sintonía, que se ha implementado en una tecnología CMOS de 0.8 m. Los resultados han permitido validar la funcionalidad del filtro y su sistema de autoajuste tanto en frecuencia como en factor de calidad.Finalmente se ha propuesto el proceso sistemático general para el modelizado lineal en pequeña señal de filtros analógicos de tiempo continuo que posean capacidad de sintonía automática mediante ajuste de sus constantes de tiempo, y recoge el caso particular del modelizado lineal para pequeña señal del conjunto filtro más lazos de control considerado en la presente tesis, con el fin de realizar un estudio de estabilidad local alrededor del punto de trabajo. A partir de dicho modelo se proponen sendos controladores para la sintonía de frecuencia y del factor de calidad, que mejoran las prestaciones del sistema de sintonía automática.CONCLUSIONES Y VALORACIÓN DE RESULTADOS.Un resultado destacado que se deriva de este trabajo es el análisis detallado y la propuesta de un nuevo modelo para la célula MRC (MOS Resistive Circuit). El resultado de dicho estudio ha sido citado por R.L. Geiger et al. en Electronics Letters, vol. 37 (nº23): pp. 1386-1387, Noviembre del 2001 ([SCH01]).Por otra parte, el análisis y diseño del filtro paso banda de segundo orden que se ha implementado en tecnología CMOS 0.8 m, y el estudio detallado de su comportamiento han permitido la realización de varias propuestas entre las que destacan la nueva estructura de filtrado basada en la denominada TQE, y el diseño de amplificadores operacionales y células MRC específicos para la aplicación requerida.En cuanto a los lazos de sintonía que se han diseñado e implementado se pueden destacar las siguientes conclusiones y realizaciones:- Se ha presentado una estructura consistente en un desfasador sintonizable, necesaria en la sintonía de frecuencia, que implementa un par polo-cero simétrico respecto el eje j del plano s, gracias, por un lado, a la fácil realización de resistencias negativas mediante la célula MRC y, por otro, a la posibilidad de sintonía del mismo.- Se han propuesto y realizado comparadores con diferentes niveles de tensión de salida, según las necesidades de la situación en el circuito donde estén destinados.- Se ha diseñado e implementado una estructura de sintonía que es eficaz y a la vez no excesivamente compleja comparada con la estructura del filtro principal, cuyos parámetros (frecuencia y factor de calidad) desean ser ajustados.- Se ha utilizado el MRC como elemento multiplicador de cuatro cuadrantes, lo que conlleva, por una lado, una reducción en el área utilizada frente a otras alternativas posibles y una homogeneización del diseño global y, por otro lado, la posiblidad de trabajar a elevadas frecuencias.- Se ha propuesto un nuevo lazo de control para la sintonización del factor de calidad Q. En dicho lazo se utiliza el MRC como multiplicador en lugar de detectores de pico para la realización de la detección de amplitud.Para finalizar, uno de los resultados más destacables de la presente tesis es el proceso sistemático y general para el modelizado del conjunto filtro más lazos de control en pequeña señal que se propone. Este análisis tiene como objetivo permitir el estudio de estabilidad local del sistema de sintonía automática. La aproximación considera un modelo incremental linealizado, partiendo de la característica bilineal de este tipo de filtros adaptativos o con capacidad de sintonía, así como una modulación en banda base para tener en cuenta la naturaleza sinusoidal de la señal de referencia de entrada. Como ejemplo, el proceso de modelizado se ha particularizado al filtro integrado analógico que ha servido como circuito sintonizable para la implementación del sistema de sintonía automática propuesto en la presente tesis. A este respecto se ha completado el estudio con el diseño de sendos controladores para los lazos de control de la frecuencia central y del factor de calidad del filtro que mejoran las prestaciones del implementado inicialmente.Continuidad de la investigaciónDebido, por un lado, a la gran cantidad de aplicaciones que pueden llevar al uso de filtros de tiempo continuo, el rango frecuencial que éstos pueden alcanzar, la gran cantidad de topologías y técnicas a emplear que existen para su implementación y, por otro, a la problemática que conlleva su utilización, las posibles líneas futuras a seguir en sistemas de sintonía automática para los mismos son bastante amplias. Sin embargo, se pueden resumir las principales y más inminentes:- En base al modelizado matemático del conjunto filtro más lazos de control planteado en la presente tesis, puede plantearse la búsqueda de sistemas de control adaptativos y controladores no lineales compatibles con las técnicas empleadas para la implementación de filtros de tiempo continuo, con el fin de realizar sistemas de sintonía más eficaces tanto en régimen estacionario como transitorio.- La utilización de los lazos de control para nuevas estructuras de los filtros master y slave.- A partir del diseño presentado en la presente tesis, realizar el estudio de las posibles modificaciones para poder plantear nuevos y mejores algoritmos de sintonía, así como su utilización en áreas más amplias del procesado analógico de la señal, como pueden ser:- Diseños de estructuras amplificadoras de la señal con control automático de ganancia (AGC).- Diseños de filtros autosintonizados para aplicaciones de filtrado en radiofrecuencia, como por ejemplo, filtros sintonizados para recepción de señales de radio, filtros programables para las etapas de filtrado en telefonía móvil de tercera generación, etc. A este respecto, hay que decir que ya se está trabajando ([ALA01a], [ALA01b]) en estructuras basadas en bancos de MRCs donde sus relaciones de aspecto (W/L) están convenientemente escaladas, y conllevan una programabilidad mixta digital y analógica, con el objetivo de incrementar el rango frecuencial de funcionamiento a través de la conmutación de un MRC a otro según la banda frecuencial donde ha de trabajar el sistema.- Sistematizar la síntesis de topologías de filtrado a partir de las matrices obtenidas mediante el modelizado propuesto en la presente tesis, para obtener estructuras que proporcionen independencia entre la sintonía del factor de calidad y de la frecuencia natural del filtro.

Uno de los campos más importantes de la Electrónica de Potencia es el de los convertidores de potencia conmutados, que debido a sus características de alto rendimiento energético, reducido tamaño, posibilidades de regulación del factor de potencia y de elevación de tensión, etc., están presentes en un gran número de las etapas de alimentación de los equipos electrónicos actuales.Las mejoras tecnológicas en ámbitos como el de la integración de circuitos han permitido importantes reducciones en el tamaño de los equipos (por ejemplo en los ordenadores). Sin embargo, este proceso de reducción de tamaño que, además, suele venir unido a unas especificaciones más rígidas en cuanto a costes, rendimiento, seguridad y prestaciones en general, no se ha producido en igual medida en las etapas de alimentación. El estudio de los convertidores conmutados es por lo tanto un campo necesitado de esfuerzos de investigación y desarrollo.Para potencias superiores a 25 W, y especialmente en potencias superiores a 150 W, una de las estrategias utilizadas para mejorar las prestaciones de los convertidores es el uso del denominado "interleaving" o entrelazado , definido como la puesta en paralelo de N convertidores idénticos desfasando sus señales de control de forma uniforme a lo largo del periodo de conmutación.Con el objetivo principal de reducir al máximo los rizados de la tensión de salida y de la corriente de entrada, en esta tesis se estudian casos particulares de "interleaving" en estructuras convertidoras continua-continua que utilizan el convertidor elevador ("boost") como célula básica y cuyas tensiones de salida son, idealmente y operando en modo de conducción continua, múltiplos enteros positivos de la tensión de entrada, de ahí la denominación de multiplicadores de tensión que aparece en el título de tesis propuesto. Posteriormente se analizan las posibilidades de regulación de tensión que presentan algunos de los casos de estudio, a costa de incrementar los rizados.

El principal objetivo de esta Tesis ha sido establecer nuevas estrategias de control para convertidores de potencia simples y paralelizados, que siguen consignes variables en el tiempo.En la Tesis Doctoral se propone una metodología para la síntesis de controladores basados en la linealització por realimentación usando el promediado de estados del convertidor. Esta técnica presenta la ventaja de conseguir controladores sencillos de implementar y que no necesitan sensado de corriente. Esta técnica se ha probado con éxito obteniendo resultados satisfactorios para el caso de seguimiento de señal en convertidores CC/CA y CA/CC, y en la paralelización de estos convertidores.Los objetivos de la investigación han sido los siguientes: a) La síntesis de controladores basados en el modo deslizante y la linealización por realimentación. b) La aplicación de estas estrategias de control para onduladores, filtros activos y rectificadores con elevado factor de potencia. c) La extensión de estos controles a sistemas modulares formados por diversos convertidores en paralelo. d) La simulación de los controles y verificación experimental de los mas representativos, implementándolos digitalmente en una DSP.Estos objetivos se han desarrollado y han quedado plasmados en la redacción de esta Tesis Doctoral y en las diversas publicaciones que se citan en la bibliografía particular de los autores.La metodología que hemos usado en nuestra investigación se puede desglosar en los siguientes puntos:1. Modelado del convertidor o sistema de convertidores.2. Síntesis de los controladores utilizando las técnicas de control seleccionadas para cada casuística.3. Simulación del sistema, obteniendo así sus características dinámicas, a la vez que se valida el controlador.4. Verificación experimental de los resultados de simulación.Las diferentes fases de la Tesis se han desarrollado siguiendo aproximadamente el orden de los capítulos del documento: El primer capítulo expone el alcance de la Tesis y el estado del arte en la tecnología de control de los sistemas que se trataran. En el segundo capítulo se exponen las ideas del seguimiento en la teoría del control.En el tercer capítulo se desarrolla la teoría básica del control no lineal, haciendo especial énfasis en el control en modo deslizante y el control de linealización por realimentación, que serán aplicados a diversos tipos de convertidores electrónicos de potencia.En el cuarto capítulo se aplican las técnicas de control no lineal a los rectificadores con elevado factor de potencia.En el quinto capítulo se trata de los onduladores y se desarrollan diversos controles no lineales para su control.En el sexto capítulo se trata de los filtros activos correctores de la distorsión harmónica de la corriente de red y diversos controles aplicados.En el séptimo capítulo se trata del diseño de controles para la paralelización de convertidores de potencia con consignas variables en el tiempo.El último capítulo aborda las conclusiones de la Tesis y los futuros caminos para la investigación en este campo abiertos por la Tesis doctoral. / The main objective of this Thesis was obtain new control strategies for simple power converters and for converters in parallel.We propose a methodology to synthesize controllers based in feedback linearization, using the converter state averaging. This technique presents the advantage of obtain simple implementation controllers, and that avoids the use of current sensors. This technique was successfully used in this work, with satisfying results for AC/DC converters and DC/AC converters. Good performance was obtained too in the control of multi-module systems, composed of some converters in parallel.The research objectives of the Thesis are the following:a) The controller synthesis, using sliding mode control and feedback linearization.b) The application of this control strategies to inverters, active filters and rectifiers with unity power factor.c) The extension of this controls to modular systems.d) The controller simulation and experimental verification, implementing the control in a DSP platform.Our research methodology was:a) The converter modeling.b) The controller synthesis, using the optimal control techniques for each purpose.c) The system simulation, obtaining its dynamic characteristics to validate the controller.d) The experimental verification of the simulation results.The different stages of the Thesis were developed following approximately the chapter's order of the Thesis document: The first chapter exposes the objectives of the Thesis. The state of the art in the control technology for the converters to study is presented too. The second chapter explains the main objectives in the control theory for signal following converters.The third chapter develops the basic non-linear control theory, with special emphasis in sliding mode control and feedback linearization control.In the fourth chapter the non-linear techniques are used for unity power factor rectifier control synthesis.In the fifth chapter we develop some non-linear controllers for inverters.In the sixth chapter some active filter controls are designed.In the seventh chapter we develop non-linear controllers for power converters in parallel.The conclusions and future perspectives are exposed in the last chapter.

Los servicios y aplicaciones ofrecidos en Internet demandan, con mayor frecuencia, un determinado nivel de servicio para su correcto funcionamiento. Esto supone el desarrollo de mecanismos que permitan ofrecer calidad de servicio diferenciada entre extremos distantes de la red. En una red con estas características el coste debido al uso de este servicio diferenciado es mayor que el de utilizar el modo tradicional de transferencia best-effort. Ello obliga a los usuarios a realizar un uso responsable de los recursos reservados. Por tanto, será crucial reservar sólo aquellos recursos estrictamente necesarios para lograr un mínimo coste.En este trabajo de Tesis Doctoral, se aborda el problema de minimizar los recursos reservados para una transmisión de un flujo semi-elástico. Este tipo de flujo se caracteriza por necesitar la reserva de más o menos recursos en función del estado de la red, por lo que se plantea el diseño de un sistema cliente-servidor capaz de realizar de forma automática las reservas estrictamente necesarias. Para ello, se propone un mecanismo de control de la ocupación de la memoria del cliente que permite determinar los periodos en que es necesario utilizar un modo de transferencia best-effort (aquellos en los que la ocupación garantiza la disponibilidad de datos en recepción), y los periodos en que se necesita un modo de transferencia con reserva de recursos para garantizar el llenado de dicha memoria. Del análisis de este mecanismo, se deducen expresiones para el coste de transmisión en función de los diversos parámetros que afectan a la ocupación de la memoria del cliente. De estos parámetros destaca especialmente la tasa de llegada de datos, que depende del estado de la red, y el umbral máximo de ocupación que indica cuándo se puede transmitir en modo best-effort. Gracias al correcto dimensionado de este umbral máximo, el cliente es capaz de minimizar los recursos reservados de la red. Para calcular este umbral, uno de los problemas que se plantea es la necesidad de una estimación inicial de la tasa de llegada de datos en modo best-effort. Para ello, se propone el uso de un umbral inicial que permita pasar a modo best-effort y realizar así, la estimación de esta tasa. Por otra parte, se propone también el uso de un mecanismo que mejora la minimización del coste de transmisión cuando la variabilidad de la tasa de llegada de paquetes en modo best-effort es grande, sin incrementar desmesuradamente la cantidad de señalización asociada necesaria.Finalmente, se propone un mecanismo para dar servicio de forma simultánea a varios clientes. Concretamente, se estudia mediante simulación un caso homogéneo, donde todos los clientes presentan los mismos requisitos. El esquema propuesto permite dar servicio simultáneo a un número determinado de clientes reservando recursos, mientras que el resto se sirve en modo best-effort. Del estudio se determina la existencia de un valor óptimo para el número de clientes a los que se da servicio en modo de reserva de recursos, que minimiza la señalización extra necesaria para gestionar el servicio.Asimismo, como complemento adicional para realizar este trabajo, se ha desarrollado una implementación del sistema cliente servidor de flujos semi-elásticos en el simulador ns-2, y además otra implementación real en lenguaje C sobre sistema Linux. / Internet services and applications are increasingly demanding appropriate levels of service for their adequate operation. That supposes the development of new mechanisms to allow end-to-end differentiated quality of service. In these networks, the cost of using this differentiated service is consequently higher than the employment of the well-known best-effort delivery mode, which requires users to make a responsible use of the reserved resources. Therefore, it is essential to reserve only those resources strictly necessary to achieve the minimum cost.This Thesis work deals with the problem of minimizing reserved resources in a semi-elastic flow transmission. This type of flow is characterized for requiring the reservation of more or less resources depending on network conditions, and for this reason, it is considered the design of a client-server system to reserve automatically the required demanded resources. Hence, it is proposed a method to control the client memory occupancy that determines when it is necessary to use a best-effort delivery mode (those periods when occupancy guarantees data availability in the client side), and when to use a resource reservation delivery mode to guarantee enough data entering into the client memory. From the analysis of this method, it is deduced the transmission cost, which depends on several parameters directly involved with client memory occupancy. Among these parameters, the delivery data rate and the maximum occupancy threshold, that indicates when it is possible to send data using best-effort mode, are the most significant ones. Thanks to the correct dimensioning of this maximum threshold, the client is able to minimize reserved network resources. To calculate this threshold, it is necessary to acquire an initial estimate for the best-effort delivery rate. To achieve this, it is proposed the use of an initial threshold to force a change to best-effort mode to obtain this estimate. In addition, it is proposed the use of a mechanism to improve the minimization cost for high delivery rate variability, without excessively increasing the signalling associated to the switching of transmission modes.Finally, it is proposed a method to serve simultaneously various clients. A homogeneous case is studied by simulation, in which all clients have the same requirements. This method allows a particular number of clients to be served by reserving resources, while the rest use best-effort mode. From this study, it is determined the existence of an optimum value for the number of simultaneous clients to be served by using resource reservation, that minimizes extra signalling to manage this service.Furthermore, as an aid to complement this research work, it has been developed an implementation of a client-server system for semi-elastic flows using ns-2, and additionally, a real implementation using C programming language in a Linux system.

This thesis is mainly devoted to the investigation of speed control methods for three phase cage induction motors with particular emphasis being given to Direct Torque Control (DTC) improved techniques.Classical Direct Torque Control has inherent disadvantages such as: problems during starting resulting from the null states, the compulsory requirement of torque and flux estimators, and torque ripple. In the classical DTC induction motor drive a voltage vector is applied for the entire period, and this causes the stator current and electromagnetic torque exceeds its reference value early during the cycle, causing a high torque ripple. Switching cycles then follows this, in which the zero switching vectors are applied in order to reduce the electromagnetic torque to reference value. This thesis suggests a technique based on applying to the inverter the selected active states just enough time to achieve the torque and flux references values. The rest of the switching period a null state is selected which won't almost change both the torque and the flux. Therefore, a duty ratio has to be determined each switching time. By means of varying the duty ratio between its extreme values (0 up to 1) it is possible to apply any voltage to the motor. The optimum duty ratio per sampling period is a non-linear function of the electromagnetic torque error, the stator flux position and the working point, which is determined by the motor speed and the electromagnetic torque. It is obvious that it is extremely difficult to model such an expression since it is a different non-linear function per working point. Therefore, this thesis is focused on performing a fuzzy-logic-based duty-ratio controller, where the optimum duty ratio is determined every switching period. Additionally, this Fuzzy Controller is adaptive and may be applied to any induction motor.A stator flux reference optimum controller is also designed, which not only helps to achieve a smaller torque ripple, but also reduces the reactive power consumption of the drive taken from the main supply. This is achieved by changing the stator flux reference value with reference being made to the correspondent torque reference value. Therefore, the stator flux reference value chosen is to be just of sufficient value to produce the desired torque Simulated results are shown in order to compare the classical DTC and the Fuzzy Logic based DTC.The control algorithms have been implemented on a PC/DSP based board that facilitates the use of parallelism in software design. A 1.5kW, three-phase induction motor drive has been designed and experimental data obtained from it in order to verify the results achieved by simulation.

Hot-wire chemical vapour deposition (HWCVD) is a promising technique that permits polycrystalline silicon films with grain size of nanometers to be obtained at high deposition rates and low substrate temperatures. This material is expected to have better electronic properties than the commonly used amorphous hydrogenated silicon (a-Si:H).In this work, thin-film transistors (TFTs) were fabricated using nanocrystalline hydrogenated silicon film (nc-Si:H), deposited by HWCVD over thermally oxidized silicon wafer. The employed substrate temperature during the deposition process permits inexpensive materials as glasses or plastics to be used for various applications in large-area electronics. The deposition rate was about one order of magnitude higher than in other conventionally employed techniques. The deposited nc-Si:H films show good uniformity and reproducibility. The films consist of vertically grown columnar grains surrounded by amorphous phase. The columnar grains are thinner at the bottom (near the oxide interface) and thicker at the top of the film. Chromium layer was evaporated over the nc-Si:H in order to form drain and source contacts. Using photolithography techniques, two types of samples were fabricated. The first type (simplified) was with the chromium contacts directly deposited over the intrinsic nc-Si:H layer. No dry etching was involved in the fabrication process of this sample. The transistors on the wafer were not electrically separated from each other. Doped n+ layer was incorporated at the drain and source contacts in the second type of samples (complete samples). Dry etching was employed to eliminate the nc-Si:H between the TFTs and to isolate them electrically from each other.The electrical characteristics of both types of nc-Si:H TFTs were similar to a-Si:H based TFTs. Nevertheless, some significant differences were observed in the characteristics of the two types of samples. The increasing of the off-current in the simplified structure was eliminated by the n+ layer in the second type of samples. This led to the improving of the on/off ratio. The n+ layer also eliminated current crowding of the output characteristics. On the other hand, the subthreshold slope, the threshold voltage and the density of states were slightly deteriorated in the samples with incorporated n+ layer. Surface states created by the dry etching could be a possible reason. Other cause could be a bad quality of the nc-Si:H/SiO2 interface. The TFTs with incorporated n+ contact layer and electrically separated on the wafer were used in the further studies of stability and device modelling.The nc-Si:H TFTs were submitted under prolonged positive and negative gate bias stress in order to study their stability. We studied the influence of the stressing time and voltage on the transfer characteristics, threshold voltage, activation energy and density of states. The threshold voltage increased under positive gate bias stress and decreased under negative gate bias stress. After both positive and negative stresses, the threshold voltage recovered its initial values without annealing. This behaviour indicated that temporary charge trapping in the channel/gate insulator interface is the responsible process for the device performance under stress. Measurements of space-charge limited current confirmed that bulk states were not affected by the positive nor by negative stress.Analysis of the activation energy and the density of states gave more detailed information about the physical processes taking place during the stress. Typical drawback of the nc-Si:H films grown by HWCVD with tungsten (W) filament is the bad quality of the bottom, initially grown, interfacial layer. It is normally amorphous and porous. We assume that this property of the nc-Si:H film is determining for charge trapping and the consecutive temporary changes of the TFT's characteristics. On the other hand, the absence of defect-state creation during the gate bias stress demonstrates that the nc-Si:H films did not suffer degradation under the applied stress conditions. The electrical characteristics and the operational regimes of the nc-Si:H TFTs were studied in details in order to obtain the best possible fit using the Spice models for a-Si:H and poly-Si TFTs existing until now. The analysis of the transconductance gm showed behaviour typical for a-Si:H TFTs at low gate voltages. In contrast, at high gate voltages unexpected increasing of gm was observed, as in poly-Si TFTs. Therefore, it was impossible to fit the transfer and output characteristics with the a-Si:H TFT model neither with poly-Si TFT model.We performed numerical simulations using the Silvaco's Atlas simulator of semiconductor devices in order to understand the physical parameters, responsible for the device behaviour. The simulations showed that the reason for this behaviour is the density of acceptor-like states, which situates the properties of nc-Si:H TFTs between the amorphous and the polycrystalline transistors. Taking into account this result, we performed analysis of the concentrations of the free and the trapped carriers in nc-Si:H layer. It was found that nc-Si:H operates in transitional regime between above-threshold and crystalline-like regimes. This transitional regime was predicted earlier, but not experimentally observed until now. Finally, we introduced new equations and three new parameters into the existing a-Si TFTs model in order to account for the transitional regime. The new proposed model permits the shapes of the transconductance, the transfer and the output characteristics to be modelled accurately.

Many methods for EMI suppression have been developed in the last fifty years, most of them, showing a hardly change in its implementation. Traditional tools for EMI suppression are related to the use of filters, shielding techniques and new methods for layout improvement. These hardware techniques are normally supported with waveform shapes having themselves a lower spectral content. This kind of signals makes part of a different concept of EMI suppression that consists of limiting the spectral content in the signal itself. When possible, just waveforms with a lower spectral content should be used, this way making easier, simpler and cheaper the use of filters and other suppression means. In this line, EMI-reduction techniques such a Spread Spectrum Clock Generation (SSCG) are contributing to eliminate or limit the problem at the root, that is, at the signal itself.This thesis is developed in several parts, corresponding to different chapters. A summary of these chapters is presented onwards:After introduction in chapter 1, a wide theoretical development of the modulation and related concepts are presented in chapter 2. It is explained generically all aspects related to the modulation and particularly, to the frequency modulation. Main parameters of frequency modulation are presented and explained in detail and how practical considerations may affect to the theoretical behaviour of these parameters. Because the theoretical part of this thesis is completely based on the fundamentals of Fourier Transform, a sufficient explanation was thought to include for its right understanding . Finally, all this knowledge is summarized in a computational algorithm (MATLAB environment), capable of generating any frequency modulation of a sinusoidal carrier and the corresponding spectral components resulting from the modulation process.Chapter 3 takes profit of the results obtained in Chapter 2 where it is possible to obtain the theoretical behaviour of the different modulation profiles of interest: sinusoidal, triangular, exponential and mixed waveforms. This way, chapter 3 is intended to completely understand and analyze the theoretical behaviour of these modulation profiles and be quantified according to several significant measure parameters. Afterwards, a comparison of these modulation profiles is carried out by means of the measure parameters defined previously. A proposal of control for a real power converter and theoretical considerations to apply a certain SSCG method to switching power converters are also included in this chapter. After all aspects of frequency modulation by means of SSCG methods have been theoretically developed, it is mandatory the verification of the theoretical conclusions through an experimental test plant. Chapter 4 starts with the description, theoretical calculation and physical implementation of this test plant. Most practical considerations are here dealt with, like the influence of the Spectrum Analyzer's Resolution Bandwidth (RBW) on the measured EMI, a proposal of a practical method to select a valuable SSCG technique applied to Switching Power Converters, comparative measurements of conducted EMI within the range of conducted emissions (0 Hz 30 MHz) and a proposal about SSCG as a method to avoid interfering a certain signal.Chapter 5 summarizes the whole conclusions gathered through the previous chapters and, finally, chapter 6 lists references related to the thesis, separated into different thematic groups.

La exitosa implantación de la telefonía móvil a escala mundial presenta una muy importante oportunidad para la expansión del comercio electrónico sobre entornos inalámbricos. El comercio electrónico para móviles, m-Commerce, implica tres aspectos básicos: 1) la negociación y el servicio en la vecindad de cliente, 2) información oportuna y georeferenciada mientras el usuario esta en movimiento, 3) la posibilidad para completar una transacción en cualquier sitio y momento. El usuario debe tener las facilidades siguientes: la negociación y la entrega inmediata, métodos rápidos de micro y de macro pago, y facilidad de uso en el ambiente de móvil. Una de las novedades del comercio móvil es la posibilidad de atraer a clientes en el vecindario hacia un centro de venta y/o servicios proporcionándoles la información apropiada. Existen, sin embargo, una serie de factores que dificultan la implantación y el desarrollo del comercio móvil respecto al comercio electrónico. Esos inconvenientes se relacionan con las características del ambiente inalámbrico: normalmente menor ancho de banda, latencia más baja, menos estabilidad de conexiones, la disponibilidad menos previsible. Y las limitaciones en los equipos móviles: la unidad de procesamiento central menos potente, menos memoria, limitaciones en el consumo de potencia, formato reducido de pantalla, y otras más.La seguridad extremo a extremo entre el servidor de Internet y el terminal móvil es indispensable para aplicaciones de comercio electrónico. La especificación de la capa de seguridad WTLS (Wireless Transport Layer Security de WAP) no proporciona este nivel de seguridad. El uso de WTLS y la seguridad a nivel de la capa de transporte TLS (Transport Layer Security) permite la privacidad en los canales inalámbrico e Internet, pero la seguridad alcanzada no es suficiente para aplicaciones de comercio electrónico; por ello se precisan mecanismos de seguridad extremo a extremo. En esta tesis se propone una alternativa a la arquitectura de la seguridad de WAP para resolver el problema mencionado, basada en la implementación de una capa de seguridad nueva dentro de la capa WAE (Wireless Application Environment). Esto hace posible la seguridad extremo a extremo, compatibilidad con TLS, transparencia ante el usuario, y se evita la traducción y descompresión en la pasarela de WAP. Varios estudios sobre usabilidad de los dispositivos con capacidades de WAP indican que los usuarios se desconectaron debido a tiempos de respuesta lentos y la falta de comodidad en el uso (interfaces no agradables, servicios costosos, . ). Los estudios coincidieron en que las velocidades más rápidas y el uso extendido de equipos móviles de datos promueven el comercio móvil, y que el número de usuarios familiarizados con equipos móviles sube constantemente, particularmente entre usuarios de WAP, de modo que estos usuarios comienzan a ver sus teléfonos móviles como algo más que meros teléfonos. La movilidad del usuario contribuye a hacer las redes inalámbricas más complejas, y constituyen los nuevos paradigmas en el intercambio de información. Las posibilidades que se abren para la Internet inalámbrica constituyen una oportunidad importante para el comercio electrónico. El futuro e impacto social de las tecnologías utilizadas, WAP, GPRS, UMTS, . son cuestionadas habitualmente. En esta tesis se analiza la posibilidad de realizar operaciones de m-Commerce sobre WAP. Por ello, se presentan los mecanismos de seguridad de WTLS (Wireless Transport Layer Security) y se analiza la seguridad extremo a extremo en este protocolo. En redes inalámbricas, existe la necesidad de acelerar la respuesta al usuario, facilitarle el uso en ambientes ruidosos, con desconexión no previsible, sobre dispositivos con formato limitado. Para paliar los problemas relacionados a la entrega de información, facilitar el uso y personalizar el servicio con el cliente, se presenta una propuesta basada en un sistema intermediario. Los objetivos de dicho intermediario son a) reducir el tráfico de datos en el canal inalámbrico delegando tareas tales como la búsqueda, interacción y filtrado de la información al Intermediario aún estando fuera de línea; b) Reutilizar contenidos: reutilizar la información residente en el almacén intermedio mediante un sistema distribuido de caches y proxies; c) Personalizar la información: conociendo previamente el perfil del usuario se puede filtrar y distribuir información en forma predictiva y d) Gestionar la información del estado de los certificados con OCSP (On-line Certificate Status Protocol).

En aquesta tesi doctoral es presenta un mètode sistemàtic per a la síntesi de giradors de potència. A partir d'aquest mètode s'han generat i classificat diverses estructures giradores. Cadascun d'aquests giradors, que poden tenir característiques diferents, pot ser útil en diferents aplicacions.Des d'un punt de vista circuital, es tracta d'una estructura de dos ports que es caracteritza per algun d'aquests dos grups d'equacions: 1) I1=gV2, I2=gV1 , 2) V1=rI2, V2=rI1, on I1, V1, i I2, V2 són els valors en contínua corresponents als valors de tensió i corrent als ports d'entrada i sortida respectivament, essent g (r) la conductància (resistència) del girador.En aquesta tesi, les estructures giradores de potència s'han classificat en funció de com transformen una font d'excitació al port d'entrada en la seva representació dual al port de sortida. Segons aquesta classificació es poden distingir tres tipus de giradors: 1) girador de potència de tipus G, 2) girador de potència de tipus G amb corrent d'entrada controlada i 3) giradors de potència de tipus R. Les categories 1 i 2 són les dues possibles solucions de síntesi de les equacions (1), mentre que la categoria 3 correspon a la solució de síntesi de les equacions (2).A més a més, no existeixen estudis sistemàtics on basant-se en les equacions de definició s'arribi finalment a una verificació experimental. En aquesta tesi es presenta el disseny i anàlisi dels giradors que s'han presentat. L'anàlisi cobreix exhaustivament l'estudi tant del comportament dinàmic com estàtic dels giradors presentats. Aquests giradors es poden considerar com estructures canòniques per al processat de potència.A més a més, es presenten algunes funcions bàsiques del processat de potència realitzades amb giradors de potència. Com per exemple: conversió tensió-corrent, corrent-tensió, adaptació d'impedàncies i regulació de tensió.Les característiques de cada girador depenen no només de la topologia convertidora sinó també del funcionament del control del convertidor. S'han investigat dos tècniques de control: el control en mode lliscant i el control no lineal basat en dinàmica zero. Per tant, les estructures giradores proposades poden treballar tant a freqüència constant com a freqüència variable.Finalment s'han verificat les previsions teòriques mitjançant simulació i verificació experimental. / In this thesis, a systematic approach to the synthesis of power gyrators is presented. Based on this approach, several gyrator structures can be generated and classified. Each of these gyrators has its own features and is suitable of different applications.From a circuit standpoint, a power gyrator is a two-port structure characterized by any of the following two set of equations: 1) I1=gV2, I2=gV1 , 2) V1=rI2, V2=rI1, where I1, V1, and I2, V2 are DC values of current and voltage at input and output ports respectively and g ( r ) is the gyrator conductance ( resistance ).In this thesis, power gyrator structures are classified by the manner they transform an excitation source at the input port into its dual representation at the output port. Based on this classification, there exist three types of power gyrators: 1) power gyrators of type G, 2) power gyrators of type G with controlled input current and 3) power gyrators of type R. Categories 1 and 2 are the two possible synthesis solutions to the set of equations ( 1 ) while category 3 corresponds to the synthesis solution of ( 2 ).Thus far, no systematic works have been done starting at the definition equations and ending at the experimental verification. In this thesis, the analysis and design for the disclosed power gyrators are presented. The analysis covers exhaustingly the study of both static and dynamic behavior of the reported power gyrators. These power gyrators presented can be considered as canonical structures for power processing.Thus, some basic power processing functions done by the presented power gyrators are reported. Namely, voltage to current conversion, current to voltage conversion, impedance matching and voltage regulation.The performance characteristics of a power gyrator depend not only on the circuit topology but also depend on the converter control operation.Hence, two main control schemes are investigated, namely, sliding-mode control schemes and zero-dynamics-based PWM nonlinear control. Therefore, the proposed gyrator structures can operate indistinctly at constant or at variable switching frequency.In addition, experimental and computer simulation results of the power gyrators presented are given in order to verify the theoretical predictions.