• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 317
  • 182
  • 105
  • 93
  • 84
  • 48
  • 25
  • 25
  • 20
  • 15
  • 13
  • 12
  • 7
  • 6
  • 5
  • Tagged with
  • 988
  • 284
  • 259
  • 244
  • 196
  • 165
  • 135
  • 130
  • 96
  • 95
  • 86
  • 85
  • 85
  • 83
  • 82
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
31

Návrh otevřeného archivačního informačního systému v souladu s GDPR

Grenar, Petr January 2019 (has links)
The aim of the thesis is to design an open archiving information system in accordance with GDPR. The work follows the already functional solution, in which GDPR needs to be implemented. In my thesis I have proposed the methodology of the OAIS proposal in accordance with GDPR, which is used for the whole work. I focus on the design of the use case model, which is followed by sequential diagrams and their methods, class diagrams and lastly I analyze the TOGAF framework. After analyzing the current solution and comparing it with my proposal, I study GDPR and its impact on the archive. I described the obligations of the GDPR and suggested their solution in the archive. In my work I managed to design OAIS archive, confirm the correctness of the current solution and implement the GDPR regulation. The main finding is that GDPR does not bring any rapid changes.
32

Quality Assessment and Quality Improvement for UML Models

Jalbani, Akhtar Ali 28 February 2011 (has links)
No description available.
33

Programų vartotojo sąsajos automatinis testavimas pagrįstas UML modeliais / Program user interface automated testing based on UML models

Jasaitis, Robertas 13 August 2010 (has links)
Pagrindinis darbo tikslas - realizuoti programinę įrangą, gebančią automatiškai testuoti vartotojo sąsają ir testinius atvejus generuojančią iš duotų UML modelių. Kuriama programinė įranga turėtų būti realizuota naudojant Java technologiją. Taigi šio darbo tyrimo sritis apims vartotojo sąsajos testavimo automatizavimo būdų analizę. UML modeliai tapo ypač populiaria priemone modeliuojant programinės įrangos architektūrą. UML modeliai šiais laikais naudojami ne tik įprastoms klasių diagramoms, veiklos diagramoms, sekų diagramoms modeliuoti ir pan., bet tampa vis populiaresnia priemone ir yra taikomi daugelio kitų projektavimo uždavinių sprendimui. Vartotojo sąsajos atvaizdavimas UML diagramomis vis dar nėra populiarus būdas, nors literatūroje vis dažniau sutinkame siūlymų naudoti šias technologijas. Taigi literatūroje atsirandantys straipsniai, vykdomos konferencijos ir panašaus pobūdžio įvykiai byloja, kad ateityje ši technologija neaplenks ir vartojo sąsajos modeliavimo proceso. Rinkoje jaučiamas vartotojo sąsajos automatinio testavimo sistemos, kuri gebėtų testinius atvejus generuoti iš UML modelių ir automatiškai vykdyti testavimą, trūkumas. Tokia sistema galėtų būti naudojama efektyvesniam testavimui atlikti. Tokia sistema gebėtų testuoti vartotojo sąsają greičiau ir tiksliau. Greitis pasiekiamas tuo, kad automatinio testavimo procese nedalyvauja žmogus, o visą testavimą atlieka įrenginio procesorius. Testuojant sistemą skirtingose platformose testavimą galima atlikti... [toliau žr. visą tekstą] / In many cases, testing is an essential, but time and resource consuming activity in the software development process. In the case of model-based development, test construction and test execution can be partially automated. As the application size is constantly growing, the need for automated testing frameworks comes into place, particularly frameworks for automated testing of user interaction and graphical user interface. This document describes an implementation of the GUI test generator framework based on UML models where specific UML activity diagrams are used for test case generation. It is not a usual case to use UML activity diagrams for UI modeling. However the existing stereotypes of activity diagram elements are not suitable for UI modeling. With usual activity diagram it is complicated to define buttons, containers, pages and other UI elements in the diagram and find differences between them. Even more complicated is to model the navigation of the testing application. Using this approach the UI can be defined in a set of UI elements along with a set of UI navigation elements. This is an optimal and suitable approach in most cases. This document describes an implementation of the automated GUI tests runner framework as well. This framework is able to run the given application in test mode using the previously generated test cases. The framework collects all the information about each test case results and provides it to the tester. Future improvements: Find the... [to full text]
34

Um simulador para modelos descritos em UML. / A simulator for models described in UML.

Rodrigues, Gustavo Afonso 02 September 2009 (has links)
O objetivo da pesquisa apresentada neste trabalho foi investigar como simular modelos descritos em Unified Modelling Language (UML) para sistemas de software especificados em nível de negócio. Um simulador de um modelo UML em nível de negócio pode ser uma ferramenta útil para um projetista que procura por erros ou modelos incompletos. Usando abordagens de desenvolvimento tradicionais, estes tipos de erros seriam encontrados apenas em estágios posteriores do ciclo de vida de desenvolvimento do sistema. Os principais resultados deste trabalho são a especificação de uma arquitetura de uma máquina virtual capaz de executar todas as ações descritas em um modelo UML, e o protótipo chamado ModSim, o qual executa um modelo UML recebido no formato XML Metadata Interchange (XMI). / The main goal of the research presented in this Master Thesis was to investigate how to simulate UML based models for software systems specified on business level. A simulator of a UML model on business level can be a useful tool for a designer looking for errors or incomplete models. Using traditional development approaches, these kind of errors would be found only on lates stages of the system development. The main results of this work are the specification of an architecture of a virtual machine capable of executing all actions described in the UML model, and the prototype named ModSim, which executes a UML model received in XMI format.
35

Uma ferramenta geradora de código Bluespec SystemVerilog a partir de máquina de estados finitos descrita em UML e C / A tool for generating code from Bluespec SystemVerilog based on finite state machine described in UML and C

Durand, Sergio Henrique Moraes 19 December 2012 (has links)
O contínuo avanço da capacidade dos circuitos integrados e a necessidade de sistemas embarcados cada vez mais complexos para lidar com os problemas atuais, com prazos cada vez mais curtos, estão direcionando o desenvolvimento de sistemas de circuitos integrados para ambientes de alto nível de abstração cada vez mais distantes dos detalhes de hardware. O uso de linguagens de alto nível para auxiliar o desenvolvimento de sistemas embarcados é uma tendência atual pois tal abordagem tende a reduzir a complexidade e o tempo de desenvolvimento. Este trabalho propõe o desenvolvimento de uma nova ferramenta para geração de arquiteturas de hardware em Bluespec em um ambiente gráfico utilizando diagramas da UML. Esta ferramenta permite que o projetista descreva o comportamento utilizando máquina de estados finita no padrão UML 2.0, onde cada estado pode conter a codificação do comportamento com as linguagens Bluespec e C. Dada uma máquina de estados, a mesma é traduzida para a linguagem Bluespec por meio de um compilador e templates. Como resultado, é apresentado a geração de duas arquiteturas de hardware a fim de demonstrar as vantagens e limitações da ferramenta desenvolvida / The continuous advancement of integrated circuits capacity and the need for embedded systems even more complex to deal with current problems, with shorter time-to-market, are driving the development of integrated circuits systems to environments with high level abstraction more and more distant from the hardware details. The use of high level languages to assist the embedded systems development is a current trend for such an approach tends to reduce the complexity and development time. This work proposes the development of a new tool in Bluespec to generate hardware architectures in a graphical environment using UML diagrams. This tool allows the designer to describe the behavior using finite state machine in UML 2.0 standard, where each state can contain the coding behavior with Bluespec and C languages. Given a state machine, it is translated to Bluespec language through a compiler and templates. As a result is presented the generation of two hardware architectures in order to demonstrate the advantages and limitations of the developed tool
36

Análise de funções de um conversor de protocolos de comunicação para automação elétrica, baseado na utilização da linguagem de modelagem unificada. / Protocol functions analise for electric automation using unified modeling language.

Bertazini, Enzo 05 May 2006 (has links)
A evolução das técnicas de desenvolvimento de sistemas de software tem trazido melhorias na qualidade dos projetos desenvolvidos e na redução do tempo para seu desenvolvimento. Os conversores de protocolos sempre foram desenvolvidos através de técnicas análise, projeto e programação estruturada. Este trabalho tem por objetivo estudar as características da análise, projeto e programação orientados a objetos e sua aplicabilidade ao desenvolvimento de um conversor de protocolos de comunicação para a área de automação elétrica. Serão objetos deste estudo dois protocolos de comunicação com diferentes características de implementação sendo estes o protocolo IEC 60870-5-101 e o protocolo Modbus. O desenvolvimento obedece à sintaxe e semântica dos diagramas da UML (Unified Modeling Language), utilizando a ferramenta Rational Rose. / The evolution of the development software techniques has brought improvements in the quality of the developed projects and in the reduction of the time for its development. The converters of protocols had been always developed through techniques analysis, project and structuralized programming. This work has for objective to study the characteristics of the object-oriented analysis, project and programming and its applicability to the development of a converter of protocols of communication for the area of electric automation. Two protocols of communication with different characteristics of implementation will be objects of this study being the protocol IEC the 60870-5-101 and Modbus protocol. The development obeys the syntax and semantics of the diagrams of UML (Unified Modeling Language), using the Rational Rose tool.
37

Análise de funções de um conversor de protocolos de comunicação para automação elétrica, baseado na utilização da linguagem de modelagem unificada. / Protocol functions analise for electric automation using unified modeling language.

Enzo Bertazini 05 May 2006 (has links)
A evolução das técnicas de desenvolvimento de sistemas de software tem trazido melhorias na qualidade dos projetos desenvolvidos e na redução do tempo para seu desenvolvimento. Os conversores de protocolos sempre foram desenvolvidos através de técnicas análise, projeto e programação estruturada. Este trabalho tem por objetivo estudar as características da análise, projeto e programação orientados a objetos e sua aplicabilidade ao desenvolvimento de um conversor de protocolos de comunicação para a área de automação elétrica. Serão objetos deste estudo dois protocolos de comunicação com diferentes características de implementação sendo estes o protocolo IEC 60870-5-101 e o protocolo Modbus. O desenvolvimento obedece à sintaxe e semântica dos diagramas da UML (Unified Modeling Language), utilizando a ferramenta Rational Rose. / The evolution of the development software techniques has brought improvements in the quality of the developed projects and in the reduction of the time for its development. The converters of protocols had been always developed through techniques analysis, project and structuralized programming. This work has for objective to study the characteristics of the object-oriented analysis, project and programming and its applicability to the development of a converter of protocols of communication for the area of electric automation. Two protocols of communication with different characteristics of implementation will be objects of this study being the protocol IEC the 60870-5-101 and Modbus protocol. The development obeys the syntax and semantics of the diagrams of UML (Unified Modeling Language), using the Rational Rose tool.
38

Um simulador para modelos descritos em UML. / A simulator for models described in UML.

Gustavo Afonso Rodrigues 02 September 2009 (has links)
O objetivo da pesquisa apresentada neste trabalho foi investigar como simular modelos descritos em Unified Modelling Language (UML) para sistemas de software especificados em nível de negócio. Um simulador de um modelo UML em nível de negócio pode ser uma ferramenta útil para um projetista que procura por erros ou modelos incompletos. Usando abordagens de desenvolvimento tradicionais, estes tipos de erros seriam encontrados apenas em estágios posteriores do ciclo de vida de desenvolvimento do sistema. Os principais resultados deste trabalho são a especificação de uma arquitetura de uma máquina virtual capaz de executar todas as ações descritas em um modelo UML, e o protótipo chamado ModSim, o qual executa um modelo UML recebido no formato XML Metadata Interchange (XMI). / The main goal of the research presented in this Master Thesis was to investigate how to simulate UML based models for software systems specified on business level. A simulator of a UML model on business level can be a useful tool for a designer looking for errors or incomplete models. Using traditional development approaches, these kind of errors would be found only on lates stages of the system development. The main results of this work are the specification of an architecture of a virtual machine capable of executing all actions described in the UML model, and the prototype named ModSim, which executes a UML model received in XMI format.
39

Vilka semantiska skillnader finns det mellan UML-A och UML med avseende på ECA-regler?

Ågren, Peter January 2008 (has links)
<p>Eftersom databaser blir allt vanligare och används mer och mer inom allt större områden är det viktigt att finna modelleringsspråk som kan modellera egenskaperna för databashanteringssystemen under analys och design fasen. Aktiva databashanteringssystem har egenskapen att automatiskt kunna reagera på händelser som uppkommer. Aktiva databashanteringssystem klarar av att hantera s.k. ECA-regler. ECA-regler består av händelse, villkor och handling. För att kunna modellera aktiva databashanteringssystem krävs att det är möjligt att modellera ECA-regler. Ett modelleringsspråk som anses kunna modellera ECA-regler är UML. Berndtsson och Calestam (2001) anser dock att det finns brister i UML och har därför skapat en extension UML-A som bättre klarar av att uttrycka ECA-regler.</p><p>Detta arbete undersöker ifall det finns några semantiska skillnader mellan UML och UML-A. Jämförelsen sker genom att ett antal exempelregler skapas och att dessa modelleras i både UML-A och UML. Modellerna utvärderas både semantiskt och grafiskt för att se ifall skillnader kan påvisas mellan modelleringsspråken. Resultaten som kommit fram i detta arbete är att det finns klara semantiska skillnader mellan UML och UML-A när det gäller ECA-regler. De brister som funnits hos UML har inte kunnat identifieras i UML-A vilket tyder på att UML-A mycket väl skulle kunna användas för att modellera ECA-regler och därmed även aktiva databashanteringssystem.</p>
40

Uma ferramenta geradora de código Bluespec SystemVerilog a partir de máquina de estados finitos descrita em UML e C / A tool for generating code from Bluespec SystemVerilog based on finite state machine described in UML and C

Sergio Henrique Moraes Durand 19 December 2012 (has links)
O contínuo avanço da capacidade dos circuitos integrados e a necessidade de sistemas embarcados cada vez mais complexos para lidar com os problemas atuais, com prazos cada vez mais curtos, estão direcionando o desenvolvimento de sistemas de circuitos integrados para ambientes de alto nível de abstração cada vez mais distantes dos detalhes de hardware. O uso de linguagens de alto nível para auxiliar o desenvolvimento de sistemas embarcados é uma tendência atual pois tal abordagem tende a reduzir a complexidade e o tempo de desenvolvimento. Este trabalho propõe o desenvolvimento de uma nova ferramenta para geração de arquiteturas de hardware em Bluespec em um ambiente gráfico utilizando diagramas da UML. Esta ferramenta permite que o projetista descreva o comportamento utilizando máquina de estados finita no padrão UML 2.0, onde cada estado pode conter a codificação do comportamento com as linguagens Bluespec e C. Dada uma máquina de estados, a mesma é traduzida para a linguagem Bluespec por meio de um compilador e templates. Como resultado, é apresentado a geração de duas arquiteturas de hardware a fim de demonstrar as vantagens e limitações da ferramenta desenvolvida / The continuous advancement of integrated circuits capacity and the need for embedded systems even more complex to deal with current problems, with shorter time-to-market, are driving the development of integrated circuits systems to environments with high level abstraction more and more distant from the hardware details. The use of high level languages to assist the embedded systems development is a current trend for such an approach tends to reduce the complexity and development time. This work proposes the development of a new tool in Bluespec to generate hardware architectures in a graphical environment using UML diagrams. This tool allows the designer to describe the behavior using finite state machine in UML 2.0 standard, where each state can contain the coding behavior with Bluespec and C languages. Given a state machine, it is translated to Bluespec language through a compiler and templates. As a result is presented the generation of two hardware architectures in order to demonstrate the advantages and limitations of the developed tool

Page generated in 0.0156 seconds