We propose a way to deal with transient faults in the interconnection network of many-core CMPs that is different from the classic approach of building a fault-tolerant interconnection network. In particular, we provide fault tolerance mechanisms at the level of the cache coherence protocol so that it guarantees the correct execution of programs even when the underlying interconnection network does not deliver all messages correctly. This way, we can take advantage of the different meaning of each message to achieve fault tolerance with lower overhead than at the level of the interconnection network, which has to treat all messages alike with respect to reliability.We design several fault-tolerant cache coherence protocols using these techniques and evaluate them. This evaluation shows that, in absence of faults, our techniques do not increase significantly the execution time of the applications and their major cost is an increase in network traffic due to acknowledgment messages that ensure the reliable transference of ownership between coherence nodes, which are sent out of the critical path of cache misses. In addition, a system using our protocols degrades gracefully when transient faults actually happen and can support fault rates much higher than those expected in the real world with only a small performance degradation. / Se proponen una forma de tratar con los fallos transitorios en la red de interconexión de un CMP con gran número de núcleos que es diferente del enfoque clásico basado en construir una red de interconexión tolerante a fallos. En particular se proporcionan mecanismos de tolerancia a fallos al nivel del protocolo de coherencia. De esta forma, se puede aprovechar el conocimiento que el protocolo tiene sobre el significado de cada mensaje para obtener tolerancia a fallos con menor sobrecarga que en el nivel de red, que tiene que tratar todos los mensajes idénticamente.En la tesis se diseñan y evalúan varios protocolos de coherencia utilizando estas técnicas. Los resultados muestran que, cuando no hay fallos, nuestras técnicas no incrementan significativamente el tiempo de ejecución de las aplicaciones y su mayor coste es un incremento en el tráfico de red. Además, un sistema que use nuestros protocolos soporta tasas de fallos mucho mayores que las esperadas en circunstancias realistas y su rendimiento se degrada gradualmente cuando ocurren los fallos.

El documento digital no refiere un asesor / Publicación a texto completo no autorizada por el autor / Da a conocer las propiedades de los materiales magnéticos, características físicas y algunas aplicaciones tecnológicas, entre ellas la grabación magnética. Desde mis primeras investigaciones realizadas, las aplicaciones propuestas en el mundo real cuenta con un marco teórico que lo justifica y como también su desarrollo en diversas áreas de las ciencias. En estos tiempos se sabe que el magnetismo está presente en áreas como la medicina, la geofísica, la informática, etc; por ejemplo en el área de la informática, se tiene los avances significativos como el hadware, especialmente la fabricación del disco duro y su capacidad de almacenar información. El caso de almacenar información es una actividad que el ser humano siempre ha practicado, consciente o inconscientemente. El empleo de los materiales magnéticos blandos, magnéticos duros y la magnetorresistencia permite que el almacenamiento de información se incremente a escalas impensadas. Muchas personas tienen una computadora y muy pocos saben de la física básica que lo gobierna, sobre todo sobre el funcionamiento de los componentes que permiten guardar datos, el desconocimiento sobre esta situación pasa muchas veces por la forma como se transmite las ideas relativas a ello: no es muy clara o precisa; y por ello se tiene un vacío en esta área, con este trabajo se piensa cubrir en algo este vacío. / Trabajo de suficiencia profesional

Tesis para optar al grado de Magíster en Tecnologías de la Información / El desarrollo de aplicaciones en las organizaciones es un aspecto fundamental para el apoyo de la operación y en ese sentido el DCC no es la excepción. En el DCC las aplicaciones son provistas por la facultad o bien son desarrolladas internamente apoyados en estudiantes, memoristas, tesistas y académicos. Los desarrollos han sido canalizados a través de un académico quién históricamente se ha hecho cargo de este proceso. Sin embargo, y con el fin de ordenar el proceso y potenciar los resultados, en el 2017 se crea el Área Aplicaciones. A través de un estudio, la recién creada Área Aplicaciones realizó un levantamiento de todas aquellas aplicaciones desarrolladas internamente y que apoyan la operación. Sin embargo, al ir un poco más allá y consultar acerca del código fuente de las aplicaciones, la documentación o los procedimientos de gestión de incidencias y proyectos, no se encontró información documentada por lo que se observa que no hay gobernanza en el desarrollo y operación de las aplicaciones del DCC. Para resolver esta problemática, en este trabajo de tesis se crea una plataforma de desarrollo de software basada en el paradigma DevOps. Los principios y alcance de esta plataforma respetan la forma y fuerza de trabajo del DCC. La plataforma está dividida en dos grandes áreas. La primera es un pipeline el cual representa el ciclo de vida de desarrollo de software para las aplicaciones del DCC, abarcando desde tareas de recolección de ideas e incidencias hasta la instalación de las aplicaciones desarrolladas en el ambiente de producción. La segunda es la creación de una plataforma de herramientas concretas que apoyan el uso del pipeline. Estas herramientas asisten al pipeline en todas sus fases, desde la organización y gestión de ideas e incidencias hasta la automatización de la instalación de los componentes en distintos ambientes dependiendo de la fase en la cual se encuentre el desarrollo. La validación del trabajo se realizó en dos fases. La primera es a través de un piloto en el cual el Área Aplicaciones utiliza el pipeline y las herramientas de apoyo para el desarrollo de una aplicación, para luego solicitar las opiniones de los actores a través de una técnica de retrospectiva. La segunda fase consiste en consultar a las áreas involucradas (Aplicaciones y Sistemas) sus opiniones y observaciones en cuanto a la plataforma definida.

Propone proveer a los instrumentos de medición, de capacidad de comunicación inalámbrica, así como implementar los módulos software de captura, análisis, supervisión y visualización de datos desde un computador remoto y una aplicación móvil. Para implementar la solución propuesta, se usó un módulo convertidor Serial-Wifi, para transmitir los datos hacia una PC remota, sockets cliente-servidor en lenguaje Java para el módulo de captura de datos, MongoDB para el módulo de almacenamiento y análisis de datos, LabVIEW para el módulo de supervisión y visualización, finalmente AppInventor para la aplicación móvil para el Sistema Operativo Android. Como resultado del presente proyecto, Miyake SCRL, teniendo la plataforma software como valor agregado, ha mejorado la demanda de sus equipos de medición y ha obtenido una ventaja competitiva al ser reconocida en su rubro como empresa innovadora y generadora de tecnología. Así mismo, las empresas clientes, también se han beneficiado, ya que la solución implementada permite alinear la tecnología con sus objetivos empresariales, disponiendo ahora de información útil y oportuna para sus procesos de control, auditoria y toma de decisiones. / Trabajo de suficiencia profesional

No description available.

Dissertação apresentada para obtenção do grau de Mestre em Redes e Serviços de Comunicação, na Faculdade de Engenharia da Universidade do Porto, sob a orientação do Professor Doutor José Ruela Simões Fernandes

Esta tesis investiga la implementación hardware eficiente de los sistemas de memoria transaccional (HTM) en un chip multiprocesador escalable (CMP), identificando aspectos que limitan el rendimiento y proponiendo técnicas que solventan dichas patologías. Las contribuciones de la tesis son varios diseños HTM complementarios que alcanzan un rendimiento robusto y evitan comportamientos patológicos, mediante la introducción de flexibilidad y adaptabilidad, sin que dichas técnicas apenas supongan un incremento en la complejidad del sistema global. Esta disertación considera tanto sistemas HTM de política ansiosa como aquellos diseñados bajo el enfoque perezoso, y afrontamos las sobrecargas en el rendimiento que son inherentes a cada política. Quizá la contribución más relevante de esta tesis es ZEBRA, un sistema HTM de política híbrida que adapta su comportamiento en función de las características dinámicas de la carga de trabajo. / This thesis focuses on the hardware mechanisms that provide optimistic concurrency control with guarantees of atomicity and isolation, with the intent of achieving high-performance across a variety of workloads, at a reasonable cost in terms of design complexity. This thesis identifies key inefficiencies that impact the performance of several hardware implementations of TM, and proposes mechanisms to overcome such limitations. In this dissertation we consider both eager and lazy approaches to HTM system design, and address important sources of overhead that are inherent to each policy. This thesis presents a hybrid-policy, adaptable HTM system that combines the advantages of both eager and lazy approaches in a low complexity design. Furthermore, this thesis investigates the overheads of the simpler, fixed-policy HTM designs that leverage a distributed directory-based coherence protocol to detect data races over a scalable interconnect, and develops solutions that address some performance degrading factors.

En esta tesis hemos identificado tres de los mayores cuellos de botella para el rendimiento y escalabilidad de las arquitecturas many-core CMP de memoria compartida. En particular, los mecanismos de sincronización de barrera y cerrojo cuando presentan alta contención, así como los protocolos hardware de coherencia de caché en el mantenimiento de la coherencia del uso de bloques memoria compartidos en una jerarquía de memoria. Para paliar estas deficiencias y aprovechar más el rendimiento de estas arquitecturas, hemos propuesto tres mecanismos hardware: GBarrier, para un mecanismo de barreras eficiente; GLock, para un manejo justo y eficiente de la contención en el acceso a las secciones críticas protegidas por cerrojos; y ECONO, un protocolo de coherencia muy simple que aporta gran eficiencia a bajo costo. La tesis concluye que nuestras propuestas resuelven de manera eficiente los problemas de rendimiento derivados de implementaciones ineficientes para sincronización y coherencia en arquitecturas many-core CMP. / In this thesis we have identified three of the major problems that restrict efficiency and scalability in future shared-memory tiled many-core CMPs. In particular, the synchronization operations of barriers and locks under highly-contended scenarios, and the hardware-based cache coherence protocols when dealing with the maintenance of coherence of all memory blocks across all levels of a memory hierarchy. To alleviate such performance bottlenecks in order to harness the computational power of such systems, we have proposed three hardware-based mechanisms: GBarrier, a very efficient barrier mechanism; GLock, an efficient and fair mechanism to implement highly-contended locks; and ECONO, a simple and efficient hardware coherence protocol. In light of our performance results obtained in this thesis, we can affirm that our proposals represent a step forward towards the resolution of the challenges that many-core CMP architectures will pose to computer architects.

En esta tesis se estudia el modelo de ejecución de los procesadores multithreaded especulativos así como los requisitos necesarios para su implementación. El modelo de ejecución se basa en la inserción de instrucciones de spawn dentro del código secuencial. De esta manera, la ejecución de un programa en estos procesadores es similar a cualquier otro hasta que se encuentra con un punto de spawn. Entonces, se crea un nuevo thread especulativo en el punto indicado por la instrucción de spawn y ambos threads se ejecutan en paralelo. Cuanto el thread creador llega al punto inicial del thread especulativo, se ha de verificar si la especulación ha sido correcta. En ese caso, el contexto del thread no especulativo se gradúa y se libera para uso futuro de más threads especulativos. En caso de que la verificación no haya sido correcta, se recupera el estado correcto. En este modelo de ejecución siempre hay un thread no especulativo y puede haber múltiples threads especulativos.Para soportar este modelo de ejecución, se necesita: i) hardware capaz de crear y gestionar threads especulativo y ii) un mecanismo de particionado para dividir los programas en threads especulativos. Se han estudiado varias plataformas para gestionar threads de forma concurrente. Por un lado, los procesadores clustered se benefician de menores retardos, menor potencia consumida y una menor complejidad aunque las latencias de comunicación sean mayores. Por otro lado, las arquitecturas centralizadas se benefician del hecho de compartir recursos y menor latencia de comunicación, pero la complejidad del hardware es mucho mayor. En cualquier caso, el hardware ha de ser capaz de ejecutar múltiples threads simultáneamente con el inconveniente de que algunos valores van a tener que compartirse mientras que otros son copias privadas. Es decir, el procesador deberá ser capaz de gestionar múltiples versiones de un mismo registro o posición de memoria para cada uno de los threads que se estén ejecutando.Además, se ha puesto especial énfasis en la gestión de las dependencias de datos entre los threads especulativos ya que tienen un impacto muy importante en el rendimiento del procesador. Encontrar threads independientes es casi imposible en aplicaciones irregulares, por tanto los threads especulativos necesitarán de valores producidos por otros threads especulativos. Se han estudiado dos mecanismos: sincronizar el thread productor y el thread consumidor y predecir los valores dependientes. En el primer caso, se han propuesto mecanismos para pasar el valor tan pronto como ha sido producido del productor al consumidor, especialmente en el caso de valores de memoria. Por otro lado, el segundo modelo es mucho más atrayente ya que si todos los valores dependientes fueran predichos de forma correcta, los threads pasarían a ejecutarse de forma independiente. Se han evaluado múltiples predictores de valores propuestos en la literatura y se ha presentado un nuevo predictor especialmente pensado para este tipo de arquitecturas que es el predictor de incremento. Este predictor usa la información de control de los threads especulativos para predecir los valores y los resultados obtenidos son muy prometedores aún con tamaños muy reducidos del predictor. Finalmente, el particionado de las aplicaciones afecta al rendimiento de este tipo de procesadores. Se han propuesto y evaluado varios esquemas de particionado. Una familia de estos esquemas asigna threads especulativos a construcciones de programa que por si solas proporcionan cierta independencia de control. Políticas de esta familia son aquellas que crean threads especulativos en iteraciones de bucles, continuaciones de bucles y continuaciones de subrutinas. La segunda familia de esquemas de particionadose ayuda de un análisis basado en profiling para encontrar las parejas de spawn más idóneas para cada uno de los códigos. De esta manera, aquellas partes del programa que cumplan las mejores características se seleccionan para crear threads especulativos. Algunos criterios de selección que han sido considerados en esta tesis han sido: la independencia de control, el tamaño mínimo de los threads, la independencia de datos y su predictabilidad. Los resultados obtenidos por ambas familias han sido muy significativos, aunque el esquema basado en técnicas de profile mejora los resultados obtenidos por la otra familia.

Manifiesta que en la actualidad no existe una herramienta o un sistema el cual compruebe con gran exactitud (al menos de un 97 %) la detección de usuarios que cometen fraude en la facturación del consumo de agua potable, ya sea por conexiones ilícitas o adulteración de sus medidores de agua. Sin embargo, en el trabajo de investigación titulado Sistema Inteligente para detectar fraude en el servicio de Agua Potable de una Empresa Sanitaria (Palomino y Rivera, 2016) se obtuvo una tasa de 95.7 % de exactitud en la detección de fraude en Gasa, Palestina. Cabe resaltar que la cantidad de pérdida económica es sumamente considerable, así que la creación de una herramienta o sistema para detectar a estos usuarios fraudulentos es de bastante importancia para las empresas generadoras de agua potable. En el presente trabajo de investigación se propone desarrollar un Sistema Inteligente basado en un modelo híbrido de técnicas de minería de datos que pretende mejorar la tasa de exactitud en detección de un cliente en fraude de facturación de agua potable. Para el entrenamiento y la validación del modelo híbrido se pretende usar un dataset histórico del consumo de agua de los clientes de una empresa sanitaria en Palestina, así se obtendrá una tasa de 97.71 % de exactitud de detección de fraude. / Tesis