Le tableau électrique est un élément clé de toute installation électrique. Il incorpore des dispositifs destinés à distribuer l'électricité et à protéger les circuits et les personnes. Cette thèse porte sur un système innovant de surveillance et de diagnostic des tableaux BT, basée sur les mesures de températures, et de courants. Ce système répond au besoin de prévenir les pannes, qui, bien que rares, peuvent entrainer des pertes financières énormes. Les mesures thermiques sont réalisées à l'aide de capteurs sans fil. Les données mesurées sont transmises via internet, et collectées dans un serveur, pour être traitées. Ce traitement comprend une phase de détection locale de défaut et une autre de diagnostic global conduisant à des recommandations de maintenance. Notre travail est axé sur les modules de détection et le diagnostic. Des résultats issus d'expérimentations et d'informations provenant d'experts sont présentés pour valider la faisabilité des méthodes mises en œuvre

Le potentiel de l'impression, en tant qu'alternative aux techniques classiques de la microélectronique, est indéniable pour la réalisation de dispositifs électroniques à bas coût sur de grandes surfaces et tous types de substrats. Dans cette optique, l'objectif était d'étudier et d'implémenter la technologie émergente qu'est l'électronique imprimée par jet de matière. Au niveau technologique, le premier challenge a consisté à développer une plateforme d'impression par jet de matière avec les spécifications requises pour la réalisation de transistors organiques. La technologie a été validée par la réalisation de transistors imprimés sur différents supports en partant d'un support rigide, wafer de silicium, pour aboutir à un transistor souple imprimé sur un substrat polymère. Une étude paramétrique complète relative à l'impression par jet a permis de définir les paramètres critiques pour parvenir à un procédé d'impression performant, fiable et reproductible pour l'écriture directe de transistors. Un développement technologique de cette nature, totalement innovante, méritait d'approfondir d'autres éléments essentiels tels que le choix, et la caractérisation physico-chimique des matériaux associés, ainsi que la caractérisation électrique et l'optimisation des performances des transistors. Un effort majeur a été dédié au développement d'encres à base de nouveaux matériaux (conducteurs et semi-conducteurs) avec des propriétés améliorées (résistivité, mobilité, stabilité,...). La démarche mise en œuvre a permis de progresser dans la définition, le développement et la validation de briques technologiques de base pour la réalisation de fonctions électroniques imprimées sur support souple. De fait, nous avons mis au point une technologie transistor simple, adaptée à la fabrication de masse, aux grandes surfaces et à tous types de substrat, y compris souples, pour la réalisation de transistors optimisés en termes de performances électriques. Ce travail montre, en particulier, que la réduction des résistances de contact est primordiale et qu'une attention toute particulière est requise pour le choix des électrodes source et drain. En effet, des électrodes très peu résistives (17μΩ.cm), imprimées à partir d'une encre à base de nanoparticules d'argent, ne confèrent pas inévitablement de bonnes performances aux transistors. A contrario, un polymère conducteur, le Pedot/Pss, mille fois plus résistif, conduit aux résistances de contact les plus faibles lors d'une prise de contact sur le PQT-12, polymère -conjugué le plus performant de l'étude, en raison de son travail de sortie plus élevé. De plus, les résultats obtenus montrent que les résistances de contact dépendent également de la nature de l'interface, et non pas seulement des niveaux d'énergie respectifs des matériaux avant contact, conformément au modèle de Mott-Schottky. De par le choix d'un substrat souple multicouche avec un oxyde de grille ultrafin (4nm), les transistors flexibles imprimés fonctionnent à basses tensions (|V| <3V), une condition nécessaire à leur intégration dans des dispositifs électroniques portables. Au final, nous disposons de l'élément de base à toute fonction électronique,

Le Titano-Zirconate de Plomb, ou PZT est un matériau piézoélectrique présentant de très bonnes performances pour l'actionnement des microsystèmes. Dans ce travail de thèse, nous nous proposons de répondre à la problématique de l'intégration du PZT par dépôt sol-gel. Dans une première partie, nous présenterons l'état de l'art des MEMS piézoélectriques et du PZT. Dans une seconde partie, nous montrerons comment obtenir des couches minces de PZT orientées (100) et (1111) de façon homogène, pour une des épaisseurs de 100 nm à 2µm. Dans une troisième partie, nous comparerons les propriétés ferroélectriques et piézoélectriques des films, en fonction de l'orientation. Pour l'orientation (100), nous avons pu mesurer un coefficient d31 supérieur à -150 pm/V et un coefficient e31,f de -16 C/m2. Pour l'orientation (111), nous avons mesuré un d31 de -100 pm/V et un e31,f de -14 C/m2. Pour expliquer les différences observées, nous avons également abordé le problème du blocage des parois de domaines. Dans une quatrième partie, nous présentons la fabrication et la caractérisation d'un interrupteur MEMS radiofréquences packagé et stabilisé en température fonctionnant à basse tension. A l'état bloqué, il présente une isolation de -44 dB à 2 GHz. A l'état passant, il présente des pertes d'insertion de -0.74 dB à 2 GHz. Dans cette partie, nous présentons également l'intégration d'une jauge de contraintes dans un actionneur piézoélectrique. Dans la dernière partie, nous présentons l'intégration de nos procédés dans des membranes sans dégradation des performances. Une étude préliminaire de fiabilité est également menée. Le mécanisme conduisant à la dégradation de nos composants est lié au vieillissement du matériau, ce qui montre que notre procédé de dépôt est maitrisé de façon homogène sur des substrats 200 mm.

Les travaux de recherche présentés dans ce mémoire, portent sur la conception et l’étude de MOSFETs de puissance faible tension pour des applications automobiles micro-hybrides de type alterno-démarreur. Pour certaines de ces applications, en plus des modes de fonctionnement standards passant et bloqué, les composants développés doivent être capables de fonctionner en mode d’avalanche à fort courant et à des températures élevées. Pour reproduire en laboratoire ces conditions de fonctionnement, les MOSFETs sont soumis à un test UIS répétitif spécifique. Afin d’évaluer la température du silicium pendant ce test, plusieurs méthodes de mesure de température ont été développées et comparées. En parallèle, un suivi des paramètres électriques standards (BVDSS, IDSS, RDSon…) tout au long du test est effectué, dans le but de déterminer l’impact de l’avalanche répétitive sur le transistor. Seule la RDSon des MOSFETs semble évoluer avec le nombre d’impulsions d’avalanche. Ce phénomène est expliqué par la méthode de mesure de RDSon et par la variation de la résistance du métal source pendant le cyclage. En effet, différentes observations ont permis de constater un vieillissement de la métallisation de source du composant, accompagné d’une modification de sa résistivité. Divers types de métaux et de techniques d’assemblage ont alors été expérimentés pour tenter de limiter cet effet. Aussi des structures de test ont été conçues pour étudier l’évolution du métal et pour pouvoir comparer rapidement le comportement de différentes métallisations / Research work presented in this thesis concern the conception and the study of low voltage power MOSFETs for micro hybrid vehicles (starter alternator). For some of these applications, developed transistors must be able to operate in classical ON and OFF state mode and in avalanche mode at high current and high temperature. To reproduce this operating mode, MOSFETs are submitted to a specific repetitive UIS test. In order to evaluate silicon’s temperature during this test, several temperature measurement methods have been developed and compared. In parallel, in order to understand the impact of repetitive avalanche on the transistor, standard electrical parameters (BVDSS, IDSS, RDSon…) are monitored during the test. The only parameter that seems to be shifting with the number of cycles is the RDSon. This phenomenon is due to the measurement method and to a variation of source metallization resistance during cycling. Indeed several observations have shown source metallization ageing and a shift in its resistivity. Different metallization and assembly parameters have been tested to limit this phenomenon. Also various test structures have been designed to study metallization evolution and to compare different metallization behaviors

Les travaux de recherche présentés dans ce mémoire, portent sur la conception et l'étude de MOSFETs de puissance faible tension pour des applications automobiles micro-hybrides de type alterno-démarreur. Pour certaines de ces applications, en plus des modes de fonctionnement standards passant et bloqué, les composants développés doivent être capables de fonctionner en mode d'avalanche à fort courant et à des températures élevées. Pour reproduire en laboratoire ces conditions de fonctionnement, les MOSFETs sont soumis à un test UIS répétitif spécifique. Afin d'évaluer la température du silicium pendant ce test, plusieurs méthodes de mesure de température ont été développées et comparées. En parallèle, un suivi des paramètres électriques standards (BVDSS, IDSS, RDSon&) tout au long du test est effectué, dans le but de déterminer l'impact de l'avalanche répétitive sur le transistor. Seule la RDSon des MOSFETs semble évoluer avec le nombre d'impulsions d'avalanche. Ce phénomène est expliqué par la méthode de mesure de RDSon et par la variation de la résistance du métal source pendant le cyclage. En effet, différentes observations ont permis de constater un vieillissement de la métallisation de source du composant, accompagné d'une modification de sa résistivité. Divers types de métaux et de techniques d'assemblage ont alors été expérimentés pour tenter de limiter cet effet. Aussi des structures de test ont été conçues pour étudier l'évolution du métal et pour pouvoir comparer rapidement le comportement de différentes métallisations.

Le travail présenté dans ce mémoire concerne la réalisation d’un microsystème intégrant une centrale inertielle permettant la détection de mouvements. Le microsystème étudié est composé d’un accéléromètre capacitif associé à son électronique de traitement. L’accéléromètre capacitif a conduit à l’élaboration d’un outil logiciel afin de le pré-dimensionner. Ce pré-dimensionnement a été effectué en fonction des spécifications de l’application et de la technologie de fabrication. Cet outil intègre des modèles fluidiques et électrostatiques en vue de calculer des paramètres du modèle de l’accéléromètre pour une simulation système. L’électronique de traitement de l’accéléromètre capacitif a été conçue autour d’un convertisseur ”Sigma-Delta”. L’architecture ”Sigma-Delta” a nécessité des modifications pour pouvoir être adaptée au capteur. Nous avons alors développé, sous ”Matlab-Simulink”, une bibliothèque de composants permettant d’ajuster le fonctionnement du convertisseur. Une fois l’architecture optimisée et les caractéristiques des composants connues, la conception de l’architecture ”Sigma-Delta” est ainsi réalisable sous le logiciel CADENCE. / The aim of this thesis is the realisation of microsystem for movements detection. This microsystem is composed of capacitive accelerometers and of their electronics. The conception of capacitive accelerometers has induced developement of a software for the first dimensionnement of sensors. This software computes parameters of capacitive accelerometers thanks to electrostatic models, flow models, specifications of application and fabrication process. The electronics of capacitive accelerometer is a ”Sigma-Delta” convertor. The adaptation of convertor leads to developement of components libraries for ”Matlab-Simulink”. The simulation systems allows to fit parametres convertor for the application. After that,the conception of convertor under CADENCE software is then possible.

L'efficacité énergétique est devenue une métrique clé de la performance des systèmes sur puce numériques, en particulier pour les applications tirant leur énergie de batteries ou de l'environnement. La miniaturisation technologique n'est plus suffisante pour atteindre les niveaux de consommation requis. Ce travail de recherche propose ainsi de nouvelles conceptions de circuits pour la génération d'horloge flexible, la mesure de puissance et de température ainsi que l'intégration de ces blocs au sein de systèmes sur puce complets.Le multiplieur de fréquence innovant en boucle ouverte proposé permet l'adaptation rapide de la fréquence générée (53MHz 0.5V - 889MHz 0.9 V). Sa surface réduite (981µm2) et faible consommation (0.45pJ/cycle à 0.5 V) facilitent son intégration dans des systèmes à basse consommation. Le capteur de puissance instrumente un convertisseur de tension switched-capacitor; validé sur deux architectures différentes, il permet une mesure de la puissance d'entrée et de sortie avec une précision de 2.5% à 6%. Enfin, un nouveau principe de capteur de température est proposé. Il exploite une méthode de calibration par body-biasing sur caisson n et un système numérique intégré pour la compensation de non-linéarité. Enfin, cette thèse illustre la manière dont ces circuits peuvent être intégrés pour assurer la gestion de consommation de systèmes complexes. Un travail de modélisation du body-biasing est proposé, illustrant sa complémentarité avec la gestion de tension d'alimentation. Puis trois exemples de stratégies de gestion de la consommation sont proposées au sein de systèmes complets. / Energy efficiency has become a key metric for digital SoC, especially for applications relying on batteries or energy harvesting. Hence, this work proposes new designs for on-chip flexible clock generator, power monitor and temperature sensor as well as the integration of those blocks within complete SoC.The novel open-loop clock multiplier architecture enables fast frequency scaling and is implemented to operate on the same voltage-frequency range as a digital core ((53MHz 0.5V - 889MHz 0.9 V). The achieved extremely low area (981µm2) and power consumption 0.45pJ/cycle 0.5 V) also ease its integration within low power SoC. The proposed power monitor instruments switched capacitor DC-DC converters, which are standard components of low voltage SoCs. The monitor has been demonstrated over two different converters topologies and provides a measurement of both the converter input and output power within 2.5% to 6% accuracy. Last, a new principle of temperature sensor is proposed. It leverages single n well body-biasing for calibration and integrated digital logic for large non-linearity correction. It is expected to achieve within 1C accuracy 0.1nJ / sample and 225 µm2 probe area. Then, this work illustrates how those circuits can be integrated within complex SoCs power management strategies. First, a modeling study of body biasing highlights the benefits it can provide in complement to voltage scaling, accounting for a wide temperature range. Last, three example of power management are proposed at SoC level.

Les défauts d’arcs électriques sont souvent la cause du déclenchement d’un incendie dans l’habitat. Les détecter constitue une amélioration de la sécurité électrique domestique. La contribution de cette thèse porte sur la problématique de l’identification et de la détection de défauts d’arcs électriques sur le réseau basse tension domestique (charge simple et combinée). Dans ce travail de thèse, le premier axe de recherche porte sur la mise en œuvre d’un modèle de simulation de réseau. Sur le modèle de réseau l’objectif est d’introduire à volonté et de manière graphique des charges de nature différentes associées à un défaut d’arc électrique série. La modélisation porte sur la source de tension, des charges domestiques, le défaut d’arc et le bloc d’analyse numérique du courant et de la tension pour la commande d’un disjoncteur. Le second axe de recherche porte la mise au point de méthodes de détection robuste d’un défaut d’arc électrique Quatre méthodes originales de détection portant sur la tension et le courant de ligne ont été développées dans le cadre de ce travail de thèse. Elles sont toutes basées sur l’analyse des caractéristiques fréquentielles et temporelles du courant de ligne. Toutes les méthodes produisent une information dont l’amplitude tend à s’accroître en présence d’un arc électrique. Toutefois, le caractère non déterministe et très variable des signaux produits par un arc électrique ainsi que la grande variabilité des charges et des perturbations qu’elles introduisent rendent la détection très difficile. L’ensemble des études s’est donc systématiquement composé d’une comparaison entre la situation avec et sans arcs. Le résultat a abouti à une approche combinée de plusieurs méthodes et d’un modèle simple de décision basé sur un simple seuil. Un prototype implémentant une partie de l’algorithme a montré la faisabilité d’un circuit en temps réel / The electrical arc faults are the cause of electrical home fire. Detecting them is an improvement of domestic electrical safety. The thesis contribution focuses on the problem of the electrical arc fault identification and detection in the domestic low voltage network. In this thesis, the first research objective is the modeling of a domestic electrical network. The aim of the modeling is to recreate graphically the loads and the topology of the real domestic electrical network associated with a series electrical arc fault. The modeling is made on the AC voltage source, domestic loads, arc fault model and a block of current and voltage analysis to control a circuit breaker. The second research objective is the development of a robust method for detecting arcing fault. Four detecting methods were developed as part of this thesis; they are based on the current analysis of frequency and time characteristics. All methods generate information whose amplitude tends to increase in the presence of an electric arc. However, the non-deterministic and random feature of the signals produced by the electrical arc fault as well as the large number and variability of loads and the disturbances which they introduce make the arc detection very difficult. All the studies consistently are composed of a comparison between the normal operation and arc fault signals. The result has resulted in a combined approach of some methodologies and a simple decision model based on a threshold. A prototype which contains a part of the algorithm was shown the feasibility of a circuit in real time

Ces travaux de thèse traitent de l'étude d'un système alterno-démarreur polyphasé, pour une application automobile micro hybride. Ce système est composé d'une machine synchrone, à griffes, 7-phases, avec aimants interpolaires (entre les griffes), et bobinage à pas fractionnaire. Cette machine est alimentée par un onduleur de tension 7 bras. Le premier chapitre présente un état de l'art sur les véhicules automobiles hybrides, ainsi que sur la modélisation des machines électriques polyphasées en vue de leur commande. Les méthodes développées au L2EP, spécifiquement pour l'étude des machines polyphasées, sont utilisées. Elles sont basées sur la transformation de Concordia généralisée et utilisent la notion de machines fictives. Le formalisme graphique REM (Représentation Energétique Macroscopique), développé également au L2EP, apporte une aide pour la représentation du modèle, et permet de systématiser la définition des structures de commande du système. Le deuxième chapitre s'attache à examiner comment des modèles développés initialement pour les machines à bobinage non fractionnaire, à pôles lisses, et non saturées, peuvent s'étendre à la machine étudiée, à bobinage à pas fractionnaire, fonctionnant en régime saturé, et présentant des variations d'entrefer. Par ailleurs, une démarche générique, basée sur une analyse harmonique des machines polyphasées, est mise en place afin de mettre en évidence les interactions entre structure et commande. Enfin, une méthode d'identification adaptée aux machines polyphasées basse tension est développée. Avec le troisième chapitre, deux types de commande sont comparées : commande pleine onde, puis commande par Modulation de Largeur d'Impulsion (MLI) utilisant des asservissements des courants associés aux machines fictives. Des essais expérimentaux, accompagnés de simulations numériques, permettent de tester les modèles proposés, puis les deux types de commande étudiés. On montre ainsi, pour le prototype considéré, les avantages et limites de chacune de ces commandes : les performances en terme de qualité de couple (vibration/bruit) associées à la rusticité de la commande pleine onde sont à mettre en balance avec la complexité (et le coût) d'une commande en MLI permettant une meilleure maitrise de la qualité du couple. Pour conclure, le système alterno-démarreur étudié offre des fonctions hybrides simples, en limitant fortement le surcoût lié à l'hybridation. L'architecture polyphasée permet d'accroitre la puissance du système, mais nécessite certaines précautions pour la conception et la commande de la machine électrique. Ce mémoire développe des méthodes pour faciliter conjointement la mise en œuvre de ces deux étapes, pour ce type de système automobile hybride.

La pile à combustible (PAC) est une technologie maintenant maîtrisée qui permet de convertir efficacement le combustible hydrogène en énergie électrique et thermique avec un faible impact environnemental. L'extension de son utilisation dépend fortement de la qualité de l'interface électronique de puissance qui a pour l'objet d'adapter la pile à la charge. Le travail de recherche présenté dans ce mémoire de Doctorat s'intéresse à la conception d'une interface électronique de puissance pour la pile à combustible pour les trois domaines d'applications : télécommunication, transport et stationnaire. <br />Dans cette objective, l'approche modulaire, qui se base sur l'étude des convertisseurs unitaires et leurs modes de connexion, a été proposée afin de s'adapter à la modularité des stacks de PAC. Des modèles de pertes et de dimensionnement des composants passifs et semi conducteurs ont été construits. La technique de l'entrelacement est introduite afin de résoudre le problème de fort courant et permet d'optimiser le dimensionnement des inductances. Une nouvelle structure nommée double BOOST dual entrelacé (Interleaved Double Dual BOOST – IDD BOOST) a été proposée afin de résoudre les difficultés d'un convertisseur modulaire présentant une tension de sortie élevée et un rapport de tension important. Les stratégies de contrôle – commande multi sources ont été étudié en adaptant aux topologies de l'interface de puissance. Deux prototypes ont été réalisés afin de valider les résultats de prédiction de pertes ainsi que le contrôle commande multi sources.