Testing a PCB assembly can be very time consuming due to its complexity andcompactness. Tests are desired to be consistent and test coverage should be as highas possible, which is perfect for automated testing software.This thesis intends to develop computer controlled tests of faulty PCB assembliesusing boundary scan, which is meant to quickly locate the error so that an analysisengineer can evaluate it and prevent it from happening in future versions of theproduct. Boundary scan is even able to test the inner circuitry.Testing with boundary scan has been around for quite some time, but in recentyears it has shown to be truly valuable and time saving, due to the increasingcomplexity of PCB assemblies. The conclusions reached in this study are promisingfor future tests and development of PCBs using boundary scan, which has shownto be quite the powerful tool.

<p>The boundary scan standard which has been in existence since the early nineties is widely used to test printed circuit boards (PCB). It is primarily aimed at providing increased physical test access to surface mounted devices on printed circuit boards (PCB). Using boundary scan avoids using functional testing and In-circuit-techniques like '<em>bed of nails</em>' for structurally testing PCBs as increasing densities and complexities made opting for them a herculean task. Though the standard has had a revolutionizing effect on board testing conducted during the development and production phases, there is a lack of a standardized mechanism to allow IEEE 1149.1 to be used in a system post installation. This has led to problems typically encountered during field test runs, like the issue of high number of No-Fault-Found (NFF), being left unaddressed. The solution lies in conducting a structural test after a given module has already been installed in the system. This can be done by embedding the programmability features of the boundary scan test mechanism into the Unit under test (UUT) thereby enabling the UUT to conduct boundary scan based self tests without the need of external stimuli. In this thesis, a test and debug framework, which aims to use boundary-scan in post system-installation, is the subject of a study and subsequent enhancement. The framework allows embedding much of the test vector deployment and debug mechanism onto the Unit under test (UUT) to enable its remote testing and debug. The framework mainly consists of a prototype board which, along with the UUT, comprise the 'embedded system'. The following document is a description of the phased development of above said framework and its intended usage in the field.</p>

The boundary scan standard which has been in existence since the early nineties is widely used to test printed circuit boards (PCB). It is primarily aimed at providing increased physical test access to surface mounted devices on printed circuit boards (PCB). Using boundary scan avoids using functional testing and In-circuit-techniques like 'bed of nails' for structurally testing PCBs as increasing densities and complexities made opting for them a herculean task. Though the standard has had a revolutionizing effect on board testing conducted during the development and production phases, there is a lack of a standardized mechanism to allow IEEE 1149.1 to be used in a system post installation. This has led to problems typically encountered during field test runs, like the issue of high number of No-Fault-Found (NFF), being left unaddressed. The solution lies in conducting a structural test after a given module has already been installed in the system. This can be done by embedding the programmability features of the boundary scan test mechanism into the Unit under test (UUT) thereby enabling the UUT to conduct boundary scan based self tests without the need of external stimuli. In this thesis, a test and debug framework, which aims to use boundary-scan in post system-installation, is the subject of a study and subsequent enhancement. The framework allows embedding much of the test vector deployment and debug mechanism onto the Unit under test (UUT) to enable its remote testing and debug. The framework mainly consists of a prototype board which, along with the UUT, comprise the 'embedded system'. The following document is a description of the phased development of above said framework and its intended usage in the field.

<p>Antalet kretskort som monteras i multikortssystem, till exempel telekommunikationssystem, ökar ständigt. Samtidigt som ytmonteringstekniken och packningstekniken blir allt bättre utvecklas även tillverkningsmetoderna för olika integrerade komponenter, vilket medför att varje kretskort rymmer allt fler integrerade komponenter. Detta gör att testning av integrerade komponenter och multikortsystem blir alltmer komplex. En förutsättning för att kunna genomföra effektiv testning är standarder. Standarder över hur testning ska genomföras medför att en komponent som uppfyller kraven från en standard är direkt utbytbar mot en komponent från en annan tillverkare som uppfyller kraven från samma standard. En god standard bidrar även till att utvecklingen drivs åt samma håll istället för att varje tillverkare har sin egen lösning och ett eget gränssnitt, vilket dessutom leder till att ett antal olika gränssnittsomvandlare behövs för att koppla samman olika komponenter. Internal Joint Test Action Group (IJTAG) arbetar just nu med att ta fram en standard för inbäddade testinstrument på mikronivå. De inbäddade instrumenten kan stödja karaktärisering av komponenter likväl som strukturell och funktionell testning. På makronivå arbetar System Joint Test Action Group (SJTAG) med att ta fram en standard för testadministration. Den främsta uppgiften är att koppla samman IJTAG-standarden med systemtestadministrationen. Behovet av ett kommunikationsprotokoll mellan dessa båda är stort. I denna rapport utvärderas Standard Test and Programming Language (STAPL) i syfte att se hur det passar som länk mellan testmanager och inbäddade instrument. Vidare identifieras ett antal brister i STAPL och ett förslag på en vidareutveckling av språket tas fram. Denna vidareutveckling syftar till att göra språket mer dynamiskt och passande för inbäddad testning via Boundary-Scan-protokollet. Slutligen implementeras en demonstrator som består av mjukvara som exekveras på en PC och en Field Programmable Gate Array (FPGA) som tjänar som testobjekt.</p>

Thesis (Ph. D.)--Ohio University, March, 1999. / Title from PDF t.p.

Stuttgart, Univ., Diss., 2000.

Ett projekt har genomförts i python för att läsa och analysera nätlistor från eCAD programmet Altium. Projektet är en prototyp till en mjukvara som färdigutvecklad ska kunna användas till att automatisera kontakttest på mönsterkort mha JTAG Boundary Scan. Projektet undersöker hur stor andel av kontaktbanorna på några godtyckligt valda mönsterkort som är tillgängliga för Boundary Scan test och finner att i snitt 39% av kontaktbanorna är observerbara.

Antalet kretskort som monteras i multikortssystem, till exempel telekommunikationssystem, ökar ständigt. Samtidigt som ytmonteringstekniken och packningstekniken blir allt bättre utvecklas även tillverkningsmetoderna för olika integrerade komponenter, vilket medför att varje kretskort rymmer allt fler integrerade komponenter. Detta gör att testning av integrerade komponenter och multikortsystem blir alltmer komplex. En förutsättning för att kunna genomföra effektiv testning är standarder. Standarder över hur testning ska genomföras medför att en komponent som uppfyller kraven från en standard är direkt utbytbar mot en komponent från en annan tillverkare som uppfyller kraven från samma standard. En god standard bidrar även till att utvecklingen drivs åt samma håll istället för att varje tillverkare har sin egen lösning och ett eget gränssnitt, vilket dessutom leder till att ett antal olika gränssnittsomvandlare behövs för att koppla samman olika komponenter. Internal Joint Test Action Group (IJTAG) arbetar just nu med att ta fram en standard för inbäddade testinstrument på mikronivå. De inbäddade instrumenten kan stödja karaktärisering av komponenter likväl som strukturell och funktionell testning. På makronivå arbetar System Joint Test Action Group (SJTAG) med att ta fram en standard för testadministration. Den främsta uppgiften är att koppla samman IJTAG-standarden med systemtestadministrationen. Behovet av ett kommunikationsprotokoll mellan dessa båda är stort. I denna rapport utvärderas Standard Test and Programming Language (STAPL) i syfte att se hur det passar som länk mellan testmanager och inbäddade instrument. Vidare identifieras ett antal brister i STAPL och ett förslag på en vidareutveckling av språket tas fram. Denna vidareutveckling syftar till att göra språket mer dynamiskt och passande för inbäddad testning via Boundary-Scan-protokollet. Slutligen implementeras en demonstrator som består av mjukvara som exekveras på en PC och en Field Programmable Gate Array (FPGA) som tjänar som testobjekt.

<p>Larger systems today, like telephone and optical switches, are usually based on a multiboard architecture where a set of printed-circuit boards are connected to a backplane board. These systems are also equipped with Boundary-Scan to enable testing, however, the backplane in a multi-board system has a limited wiring capability, which makes the additional backplane Boundary-Scan wiring highly costly. The problem is to access the Boundary-Scan enabled boards with the Boundary-Scan controller located at a central board. In this MSc. thesis project we propose an approach suitable for the Advanced Telecommunication Computing Architecture (ATCA) standard where we make use of the existing Intelligent Platform Management Bus (IPMB) and expands its protocol for application of Boundary-Scan tests. We have also defined a command set as well as a test data format for storing embedded test data on the boards to support the remote execution of Boundary-Scan tests. For validation of the proposed approach we have developed demonstrator.</p>

Larger systems today, like telephone and optical switches, are usually based on a multiboard architecture where a set of printed-circuit boards are connected to a backplane board. These systems are also equipped with Boundary-Scan to enable testing, however, the backplane in a multi-board system has a limited wiring capability, which makes the additional backplane Boundary-Scan wiring highly costly. The problem is to access the Boundary-Scan enabled boards with the Boundary-Scan controller located at a central board. In this MSc. thesis project we propose an approach suitable for the Advanced Telecommunication Computing Architecture (ATCA) standard where we make use of the existing Intelligent Platform Management Bus (IPMB) and expands its protocol for application of Boundary-Scan tests. We have also defined a command set as well as a test data format for storing embedded test data on the boards to support the remote execution of Boundary-Scan tests. For validation of the proposed approach we have developed demonstrator.