L'approche proposée se déroule selon un flot itératif en trois étapes. L'une concerne la modification et le développement rapide du modèle exécutable de l'architecture. Une autre vise le portage rapide des logiciels. La troisième est l'exploration d'architecture logicielle et matérielle. Un outil a été développé pour créer et modifier rapidement un HMPSoC à partir de sous-systèmes de traitement paramétrables. Une méthode permet d'adapter le logiciel sur une architecture, elle inclut: paramétrer manuellement le logiciel applicatif, l'extraction automatique des caractéristiques de l'architecture, la génération des sources de bas niveau. Enfin une méthode permet d'effectuer des simulations multi-niveaux des processeurs. Les simulations de haut niveau servent pour exécuter rapidement les logiciels embarqués, les simulations précises en mode bas niveau (ISS) pour mesurer les performances. Suivant les résultats, l'architecture et les logiciels sont modifiés et le cycle peut reprendre.

Les prochaines générations de terminaux mobiles devront être capables, de façon autonome, de déterminer au fil des déplacements de l'utilisateur, les standards de communication les plus adaptés pour garantir un niveau de qualité de service satisfaisant pour les applications en cours de fonctionnement. Ces systèmes proposeront de plus une gamme étendue de standards de communication et une offre diversifiée d'applications. Pour intégrer toutes ces fonctionnalités en respectant les contraintes fortes en termes de coût, de consommation et de surface associées à ces systèmes, de nouvelles architectures composées d'un ensemble de ressources hétérogènes et flexibles devront être dimensionnées. Pour correctement dimensionner de telles architectures en respectant des délais de conception de plus en plus courts, des évolutions vont devoir être envisagées afin d'améliorer la productivité des architectes systèmes. La tendance constatée consiste à favoriser la définition de modèles permettant d'évaluer très tôt dans le processus de conception les performances pouvant être obtenues pour différentes solutions d'implantation envisageables. Ces modèles doivent être définis avec un niveau de description permettant une évaluation efficace de l'espace de conception. Le niveau transactionnel intégrant des propriétés temporelles apparaît actuellement comme une solution intéressante pour répondre à ce nouveau besoin. Cependant l'absence de méthodes claires et précises pour la définition de modèles à ce niveau d'abstraction ne facilite pas encore son adoption dans le domaine industriel. Les travaux de recherche présentés dans cette thèse visent donc à tirer parti des possibilités offertes par le concept de modélisation transactionnelle (TLM) pour réaliser le dimensionnement des futurs terminaux mobiles. Notre travail a porté sur la proposition d'une démarche devant guider l'architecte système jusqu'à la définition précise des ressources matérielles et logicielles satisfaisant aux exigences imposées par ces systèmes. Cette démarche repose sur un ensemble d'étapes pour la création de modèles exécutables de niveau transactionnel. L'originalité de ces travaux réside dans la possibilité de pouvoir représenter au sein d'un même modèle de niveau transactionnel les propriétés fonctionnelles et non fonctionnelles d'un système à dimensionner. Un modèle d'exécution générique a été proposé de manière à faciliter la définition d'instances de modèles décrivant les différentes solutions architecturales à évaluer. L'environnement de modélisation proposé par l'outil CoFluent Studio a été utilisé pour capturer ces modèles afin de générer les modèles SystemC associés. En utilisant l'environnement de simulation proposé par cet outil, il est alors possible d'exécuter le modèle obtenu afin d'observer les performances de l'architecture analysée en appliquant différents types de paramétrage possibles. Pour limiter les temps de simulation nécessaires à l'obtention de résultats, une technique de calcul des propriétés non fonctionnelles a aussi été proposée. Elle permet de diminuer le nombre de transactions devant être initiées lors de la simulation du modèle SystemC ce qui entraine une réduction significative des temps de simulation. L'intérêt de nos travaux a été illustré à travers deux expérimentations. La première concernait le dimensionnement des ressources nécessaires à la mise en œuvre des traitements de la couche physique du futur standard de communication LTE. Les modèles obtenus offrent la possibilité d'évaluer les puissances de calcul et les ressources de mémorisation requises par différentes solutions architecturales et ce selon les différents paramétrages possibles de la couche physique. La deuxième expérimentation a été menée dans le cadre du dimensionnement d'un terminal mobile représentatif des nouveaux besoins applicatifs évoqués. Le travail de modélisation effectué a permis de définir dans un premier temps une description exécutable de niveau transactionnel du système permettant d'observer son comportement en fonction des nombreux scénarios de fonctionnement envisageables. Ce modèle a ensuite été utilisé pour dimensionner les ressources nécessaires à la réalisation de la fonction de décodage canal associée aux deux standards de communication supportés.

Cette thèse propose une Démarche de Vérification Formelle d'Architectures Logicielles : DVFAL. La démarche DVFAL supporte divers formalismes de description d'architectures logicielles tels que : les ADL (langages de description d'architectures), UML2.0, Symphony et des profils UML2.0 dédiés au domaine des architectures logicielles. La démarche DVFAL préconise l'ADL Wright en tant que langage formel pivot permettant de représenter des architectures logicielles décrites dans les divers formalismes. En outre, elle propose des transformations de modèles sous forme des traducteurs (Wright vers CSP de Hoare et Wright vers Ada) pour bénéficier des outils de vérification des propriétés supportant CSP et Ada tels que FDR et FLAVERS. Enfin, la démarche DVFAL propose un profil UML2.0-Wright jouant le rôle d'un langage intermédiaire entre les formalismes à base d'UML et Wright.

L'objectif de cette thèse est d'étudier les modèles de construction et de configuration d'applications réparties. La configuration d'une application correspond à la fois à l'identification de l'architecture logicielle et à son adaptation aux ressources disponibles dans un environnement réparti pour produire une image exécutable de l'application. Le résultat de ce travail est en premier lieu le langage de configuration Olan (OCL) qui apporte des solutions aux problèmes de définition de l'architecture d'une application, d'intégration de logiciels existants hétérogènes, d'adaptation aux facteurs de répartition, notamment aux ressources et mécanismes répartis disponibles, et enfin à la génération de l'image exécutable. En second lieu, ce travail propose un support système permettant d'installer et de déployer l'applications selon les directives et contraintes spécifiées au travers de l'architecture.

Les travaux de cette thèse s'intéressent aux problèmes de performance et de coût des architectures MPSoC à base de NoC, en tirant parti des possibilités offertes par les technologies d'intégration 3D. Plusieurs contributions originales sont proposées. Tout d'abord, une étude approfondie à propos des différentes granularités de partitionnement au sein des circuits 3D est réalisée. En se basant sur cette analyse, ce travail de thèse est orienté aux architectures 3D partitionnées au niveau des blocs macroscopiques. Ainsi, la contribution de l'intégration 3D est limitée aux interconnexions verticales inter-blocs. Afin d'améliorer les performances de ces interconnexions, une topologie hiérarchique de NoC est proposée pour diminuer la latence et augmenter le débit des communications au sein des architectures 3D partitionnées au niveau des macro-blocs. D'autre part, un modèle au niveau du système est présenté pour évaluer et comparer les coûts des différentes options technologiques de l'intégration 3D. Partant de cette évaluation, nous proposons une architecture multiprocesseur reconfigurable empilable pour les applications de télécommunication 4G, en tenant compte des problèmes de coût.

Le domaine des technologies de l'électronique et de l'informatique a subi d'importantes évolutions dans les dernières années, aussi bien du point de vue matériel que du point de vue applicatif. L'évolution matérielle est en grande partie ''tirée'' par l'augmentation de la densité d'intégration des technologies de fabrication des circuits qui peuvent maintenant mettre en \oe uvre des milliards de transistors. Cette évolution a conduit à la définition de Systems-on-Chip (SoCs) qui intègrent l'ensemble des ''composants'' matériels et logiciels nécessaires à l'exécution des applications. L'un des points importants de l'évolution applicative concerne le besoin de dynamicité afin de permettre une adaptation de l'application à son environnement d'exécution. La seule présence d'un processeur n'est pas toujours satisfaisante et des zones reconfigurables ont alors été proposées pour supporter cette dynamicité. On parle alors de RSoC (Reconfigurable System-on-Chip), ou encore de systèmes reconfigurables sur puce. La gestion efficace d'un RSoC s'est naturellement reportée à l'interface entre logiciel et matériel. Il s'agit donc de proposer aux tâches de l'application les moyens de solliciter les ressources du RSoC (de calcul, de mémorisation, de communication, etc) de façon indépendante de leur implémentation matérielle. L'embarquement d'un système d'exploitation dans ce type de systèmes s'est finalement imposé puisqu'il répond à ce besoin. Si la présence d'un OS permet de gérer des ressources relativement classiques, l'intégration de zones reconfigurables au sein d'un SoC impose de faire évoluer certains services de cet OS. Les travaux de recherche présentés sont liés à cette problématique. Trois axes seront développés : ils concernent la définition d'organisation mémoire reconfigurable et faible consommation ; l'ordonnancement et le placement de tâches au sein d'une zone reconfigurable intégrée dans un SoC et enfin les aspects modélisation qui sont de plus en plus importants dans ce domaine où l'accroissement de la complexité rend la maîtrise de la conception des systèmes de plus en plus délicate.

L’accessibilité numérique joue un rôle décisif pour l’éducation, l’inclusion sociale et l’autonomie des individus souffrant d’une déficience. Dans ces travaux, nous nous sommes intéressés à une composante universelle des documents numériques : la mise en forme des textes. L’utilisation de couleurs, polices et dispositions de texte peut paraître anodin, mais il se trouve qu’au-delà de l’esthétique du texte, la mise en forme a non seulement du sens, mais elle permet aux lecteurs d’optimiser leur activité de lecture. Par exemple des couleurs et une police particulière peuvent suffire à nous indiquer un titre, qui va permettre au lecteur de se représenter globalement le contenu. Ces travaux visaient donc à rendre accessible la signification de la mise en forme aux déficients visuels, afin qu’ils puissent accéder aux mêmes informations que les lecteurs voyants mais aussi bénéficier des mêmes optimisations quand ils accèdent aux documents à l’aide de voix de synthèse. / Digital accessibility plays a crucial role for the education, the social inclusion and the autonomy of impaired people. This work focused on a universal component of digital documents: text formatting. Colors, fonts and text disposition are far more than just an ornament; text formatting conveys important meaning for content comprehension, and allows reader to optimize their activity. For instance, a specific set of colors and font can be enough to indicate the presence of a title, which allows a global representation of the content themes. Thus, we aimed at making text formatting meaning accessible to visually impaired people, so they can obtain the same information as sighted readers, and also benefit from the same optimizations when accessing the document with synthetic voices.

Les architectures logicielles sont centrales vis-à-vis des processus logiciels de construction des applications. Les langages de description d'architectures (ADLs) représentent la solution la plus adaptée pour définir de telles architectures. Toutefois, les concepts de ces ADLs sont en règle générale figés et leurs utilisations ne répond pas nécessairement aux différentes préoccupations des processus logiciels. De plus, leur aspect syntaxique ne facilite pas la coopération des différents acteurs de processus logiciels. Notre proposition, CODeX, fournit un cadre de travail pour méta-modéliser des ADLs. Ces méta-modèles permettent de définir les concepts liés aux architectures nécessaires à un processus logiciel. Dans le but de structurer les ADLs ainsi définis et de permettre la collaboration des différents acteurs d'un processus logiciel, les méta-modèles sont définis en mettant en œuvre la séparation des préoccupations architecturales d'un processus logiciel. Cette séparation définit l'organisation des différents concepts d'un ADL. Un outillage complément de ce cadre de travail permet de produire automatiquement, sur la base du méta-modèle d'un ADL, l'environnement associé pour la manipulation des architectures logicielles. Ce dernier est architecturé autour d'une représentation réifiée des architectures logicielles. Cette représentation suit la séparation des préoccupations définie dans le méta-modèle et permet d'offrir à chaque acteur d'un processus logiciel une vue dédiée sur l'architecture d'une application.

Les travaux de recherche dont la synthèse est présentée dans ce document portent sur deux aspects de la conception d'architectures numériques embarquées pour des applications de traitement de l'information. Le premier axe concerne l'étude et la conception de modèles architecturaux pour les décodeurs de canal utilisés dans les communications numériques. Les décodeurs étudiés sont basés sur les codes LDPC (Low Density Parity Check codes) qui, depuis quelques années, sont proposés comme codes correcteurs d'erreurs dans plusieurs normes de transmission. On s'intéresse en particulier à la norme DVB-S2 de radio-diffusion de programmes multimédia. Ces architectures de décodeurs mettent en oeuvre des algorithmes dont les réalisations matérielles reposent sur une adéquation fine entre le taux de parallélisme, l'ordonnancement des calculs et les quantités de ressources nécessaires. Une étude sur la réduction de complexité des algorithmes de décodage LDPC non binaires, préalable à la définition d'une architecture associée est également présentée. Le deuxième axe de recherche étend la problématique aux architectures très fortement intégrées, de type SoC (systèmes sur puces), et qui disposent de capacités de flexibilité, d'adaptabilité et de reconfiguration matérielle dynamique. La présence d'un système d'exploitation temps-réel embarqué devient alors nécessaire pour gérer de telles architectures et rend inadaptées les méthodes classiques de conception. Le deuxième axe des travaux porte sur de nouvelles méthodologies d'exploration et de conception d'architectures reconfigurable. Le cas de la modélisation des systèmes d'exploitation embarqués est abordé ainsi que le cas de la conception des applications et plates-formes pour la radio-logicielle.

L'architecture logicielle est devenue un thème scientifique majeur de l'informatique. En effet, l'architecture logicielle fournit l'abstraction qui permet de développer rigoureusement et de faire évoluer des systèmes logiciels complexes au vu des besoins tant fonctionnels que non fonctionnels. Afin de modéliser les architectures logicielles, un nouveau type de langage est apparu : les langages de description d'architectures (ADL, Architecture Description Language). Divers ADL ont été proposés dans la littérature, mais ces ADL sont restreints à la modélisation d'architectures abstraites, indépendantes des plateformes d'implémentation. Lors de l'implémentation, l'architecture n'est plus représentée. Cette thèse s'inscrit dans le domaine des ADL et porte sur la définition et la mise en œuvre d'un langage pour la concrétisation, c'est-à-dire l'implémentation explicite, d'architectures logicielles. Elle adresse le problème de la construction d'un tel langage et son système d'exécution. Pour cela elle aborde le problème d'un point de vue nouveau : la construction d'un langage centré sur l'architecture logicielle. Assis sur des bases formelles, notamment sur le π-calcul et π-ADL, ces travaux ont donné lieu à un langage formel pour décrire et garantir l'intégrité architecturale d'un système au niveau de sa spécification, de son implémentation et de ses évolutions ultérieures. La machine virtuelle et le compilateur associé sont enfouis dans la plateforme .NET.