abstract: Multidimensional (MD) discrete Fourier transform (DFT) is a key kernel algorithm in many signal processing applications, such as radar imaging and medical imaging. Traditionally, a two-dimensional (2-D) DFT is computed using Row-Column (RC) decomposition, where one-dimensional (1-D) DFTs are computed along the rows followed by 1-D DFTs along the columns. However, architectures based on RC decomposition are not efficient for large input size data which have to be stored in external memories based Synchronous Dynamic RAM (SDRAM). In this dissertation, first an efficient architecture to implement 2-D DFT for large-sized input data is proposed. This architecture achieves very high throughput by exploiting the inherent parallelism due to a novel 2-D decomposition and by utilizing the row-wise burst access pattern of the SDRAM external memory. In addition, an automatic IP generator is provided for mapping this architecture onto a reconfigurable platform of Xilinx Virtex-5 devices. For a 2048x2048 input size, the proposed architecture is 1.96 times faster than RC decomposition based implementation under the same memory constraints, and also outperforms other existing implementations. While the proposed 2-D DFT IP can achieve high performance, its output is bit-reversed. For systems where the output is required to be in natural order, use of this DFT IP would result in timing overhead. To solve this problem, a new bandwidth-efficient MD DFT IP that is transpose-free and produces outputs in natural order is proposed. It is based on a novel decomposition algorithm that takes into account the output order, FPGA resources, and the characteristics of off-chip memory access. An IP generator is designed and integrated into an in-house FPGA development platform, AlgoFLEX, for easy verification and fast integration. The corresponding 2-D and 3-D DFT architectures are ported onto the BEE3 board and their performance measured and analyzed. The results shows that the architecture can maintain the maximum memory bandwidth throughout the whole procedure while avoiding matrix transpose operations used in most other MD DFT implementations. The proposed architecture has also been ported onto the Xilinx ML605 board. When clocked at 100 MHz, 2048x2048 images with complex single-precision can be processed in less than 27 ms. Finally, transpose-free imaging flows for range-Doppler algorithm (RDA) and chirp-scaling algorithm (CSA) in SAR imaging are proposed. The corresponding implementations take advantage of the memory access patterns designed for the MD DFT IP and have superior timing performance. The RDA and CSA flows are mapped onto a unified architecture which is implemented on an FPGA platform. When clocked at 100MHz, the RDA and CSA computations with data size 4096x4096 can be completed in 323ms and 162ms, respectively. This implementation outperforms existing SAR image accelerators based on FPGA and GPU. / Dissertation/Thesis / Ph.D. Electrical Engineering 2012

El objetivo del presente Trabajo de Título es el de diseñar e implementar una Plataforma de Desarrollo orientada al área de control automático. Esta plataforma será aplicada a un prototipo de una máquina fresadora CNC, diseñada y construida para el propósito de este trabajo, cumpliendo el rol de controlador de la misma. La plataforma en sí podrá ser utilizada en el diseño y construcción de prototipos y como base para futuras aplicaciones específicas. Esto gracias a las distintas funciones con que cuenta y la documentación entregada en este trabajo. La etapa de diseño está compuesta por una investigación sobre la tecnología a utilizar y los requerimientos que deberá cumplir. Este proceso entrega como resultado las especificaciones eléctricas y mecánicas de la plataforma y la matriz de la placa de circuito impreso para la construcción de la misma. En esta etapa se detallan los criterios y consideraciones realizadas de cada parte de la plataforma, de tal manera de dar cumplimiento a cada objetivo trazado. En la etapa de implementación de la plataforma, la fase de construcción y armado de la placa de circuito impreso fue realizada por una empresa externa especializada en este tipo de trabajos. Para comprobar el funcionamiento de la plataforma se construyó un prototipo de fresadora CNC, el cual forma parte del entorno de prueba creado especialmente para el presente trabajo. Se realizaron diferentes experimentos para poder observar el comportamiento de la plataforma como controlador. De esta manera, se obtuvieron resultados reales de la operación de la plataforma dentro de una aplicación y con ello se validó el diseño realizado. Como conclusión al trabajo desarrollado se obtuvo la plataforma de desarrollo diseñada e implementada de acuerdo a los requerimientos planteados, los cuales fueron cuidadosamente verificados utilizando el entorno de prueba construido para tal propósito. De esta manera, se cuenta con una plataforma de desarrollo diseñada y construida en Chile, completamente funcional y lista para ser utilizada, siendo de gran ayuda en el diseño y construcción de aplicaciones en el área de: control automático; electrónica de potencia; electrónica de consumo; y, queda abierta a futuros usos.

El transporte ha cobrado gran relevancia en las ciudades modernas, en las que el aumento de población, los atochamientos y la polución, degradan la calidad de vida. Es en respuesta a estos problemas que surgen nuevos e innovadores medios de transporte, como el que se aborda en este trabajo. Un vehículo de pequeño tamaño consistente en una plataforma autobalanceada con dos ruedas laterales, en que el pasajero se ubica sobre la plataforma mientras las ruedas lo movilizan. Específicamente, se aborda el mejoramiento de un prototipo desarrollado en 2009, el cual logró ser funcional, pero su operación requería un alto grado de destreza y entrenamiento, además de presentar un comportamiento, en ocasiones, poco predecible. Por este motivo se planteó en este trabajo, la intervención completa del vehículo en cuanto a diseño electrónico y software de control, con el fin de generar una segunda versión del mismo con mejoras técnicas sustanciales. Adicionalmente, se abordaron algunos aspectos mecánicos y estéticos, con el fin de proteger los componentes electrónicos y mejorar la experiencia de manejo, permitiendo que el usuario maniobre el vehículo inclinando el mando de dirección lateralmente, siguiendo el movimiento natural del cuerpo. El rediseño de la electrónica se hizo en base a los conocimientos adquiridos en el trabajo anterior, integrando la información previa disponible y añadiendo elementos nuevos que permitieran cumplir los objetivos planteados. Los puentes H, encargados de accionar los motores, fueron reconstruidos utilizando una estructura de bus laminado, aumentando así su capacidad de corriente y reduciendo las inductancias parásitas. El mejoramiento de la electrónica de disparo de los puentes H, permitió reducir a una décima parte los tiempos de conmutación, mejorando la eficiencia del circuito. Se incorporaron además protecciones por hardware para evitar cortocircuitos, así como sensores para monitorear y controlar la corriente circulante por los motores. Se desarrolló una nueva unidad IMU independiente de la tarjeta de control, capaz de obtener mediciones de inclinación y de su derivada en tiempo real, sin contaminación por ruido inducido, gracias a su interfaz completamente digital. La tarjeta de control también fue rediseñada para ajustarse a la nueva configuración de los sistemas, mediante conexiones limpias, minimizando el número de cables. El nuevo software se desarrolló desde cero, utilizando un esquema modular e incorporando conceptos como la abstracción de hardware, para simplificar la portabilidad y facilitar la comprensión de su funcionamiento. Esto posibilita la utilización del vehículo como plataforma de desarrollo de estrategias de control, en la cual la interacción con el hardware y la administración del sistema ya están resueltas. Además, se implementó una interfaz de comunicación por comandos, a través de la cual se puede monitorear el sistema, modificar parámetros y ejecutar órdenes usando un programa cliente externo al vehículo, conectado vía USB a la tarjeta de control. Desde el punto de vista electrónico y luego de los cambios introducidos, el vehículo se desempeñó correctamente. Las medidas tomadas para mejorar la robustez del sistema permiten una operación confiable, sin necesidad de precauciones adicionales por parte del usuario. La mayor cantidad y calidad de las mediciones de los instrumentos, junto con la aplicación de dos lazos en cascada (tanto para el control de inclinación a través de un torque en los motores, como para sus perturbaciones en la dinámica) mejoró sensiblemente el comportamiento del vehículo, lo que fue verificado a través de encuestas de percepción realizadas a usuarios novatos antes y después de las modificaciones. Destaca en estas evaluaciones el tiempo requerido para un manejo mínimo, que se redujo de unos 30 minutos a alrededor de 10 minutos.

The Cholesky factorisation is an efficient tool that, when used correctly, significantlycan reduce the computational complexity in many applications. This thesiscontains an in-depth study of the factorisation, some of its applications andan implementation on the Coresonic SIMT DSP architecture. / Choleskyfaktoriseringen är ett effektivt verktyg som, när det används korrekt, signifikantkan minska beräkningskomplexiteten i många applikationer. Detta examensarbeteinnehåller en ingående studie av faktoriseringen, några av dess applikationersamt en implementation på Coresonic SIMT DSP architecture.

Semestral thesis is devoted to mapping and verification technologies for the project active loudspeaker crossover using DSP. Three way systém will use open baffle. Design of analog crossover is complex due to the need of compensating for acoustic short circuit and properties of laudspeakers.

There are many types of power sources that are used for many different applications. In this thesis, a programmable source is designed, built and tested. The programmable source is able to generate three-phase output signals from three different input voltage signals using the ADMC401 DSP board. The programmable source is unique in that it can reproduce any input signal and amplify the input signal. This is done by pulse-width modulation (PWM). The programmable source was designed with gate driver circuits, a motor controller, switches, filters, comparators and other electronic components. Thermal protection and applications for this programmable source are presented in this thesis. Also, test data taken when a squirrel cage induction motor was powered by the programmable source is presented.

No description available.

No description available.

Testing and verification of large DSP models is a laborious and time consuming task. Test benches provide a platform for testing VHDL models. Development of good test benches is very critical in reducing the time, manpower and costs involved in testing of such models. Sometimes the development of test benches alone does not make the task of testing easy. High level approaches have to be developed to configure the test bench according to the required testing strategy. This would relieve the user of familiarizing himself with the details of the models to configure the test bench properly for a particular testing scenario. A test plan organizes the system requirements in terms of how these requirements will be tested. It divides the system requirements into groups and allocates a set of tests to each of the requirements groups. The main emphasis of this thesis is to develop an approach to interface a test bench with a test plan, which configures the test bench according to the test to be performed. As an illustration of this approach a test plan interface was developed for a test bench system for an Infrared Search and Track (IRST) algorithm. A requirements interface was designed to convert the primary paranleters to the form required by the test bench primitives. Enhancements were made to the previous version of the test bench primitives and a structural test bench was developed by the interconnection of the test bench primitives using a commercial schematic capture tool, Synopsys Graphical Environment (SGE). A test plan interface was designed to configure the test bench with the required input parameters for creation of test vectors according to the test plan. The test bench can be operated in iterative mode to find the limiting value of a system parameter. This thesis also describes the integration of the different elements of the test bench, developed using different computer tools, and programming languages into a single test bench generation system. A menu driven X-Windows user interface was also developed to facilitate easy operation of the test bench generation system. / Master of Science

Denna rapport omfattar ett 15 poängs (22,5 högskolepoäng) examensarbete vid Karlstads universitet. Arbetet har utförts på plats hos BAE Systems Bofors i Karlskoga. Företaget ville kunna styra en radiostyrd leksaksstridsvagn med en laserpekare. En kamera ansluten till en digital signalprocessor (DSP) skulle kunna detektera var en laserpunkt befinner sig och styra stridsvagnen mot den. Ett styrgränssnitt mellan DSP:n och leksaksstridsvagnen konstruerades och byggdes med hjälp av en programmerbar logisk krets. Leksaksstridsvagnens interna signalsystem analyserades. En manchesterkodad signal i form av ett 32-bitars seriellt kodord hittades, vilket ursprungligen kom från radiostyrningen. Ett styrgränssnitt konstruerades kring en CPLD (Complex Programmable Logic Device) vilken programmerades med VHDL (Very high speed integrated Hardware Description Language) som återskapar den Manchesterkodade styrsignalen. Gränssnittet ansluter till DSP:n som kontrollerar stridsvagnens styrning och övriga funktioner till fullo. Kommunikationen mellan styrgränssnittet och DSP:n sker via ett parallellgränssnitt som är 16-bitar brett. 13 bitar är datasignaler och övriga tre är ”styrbitar” som konfigurerar gränssnittet. En applikation integrerades i projektet för att demonstrera styrgränssnittets funktion. DSP:n tolkar var en laserpunkt befinner sig inom ett kameraområde och skickar motsvarande styrsignaler till leksaksstridsvagnen. / This report consists of a 15 points (22.5 ECTS) Exam Degree project at Karlstad University. The work was done on location at BAE Systems Bofors AB in Karlskoga. The company wanted to control a radio controlled toy tank from a digital signal processor (DSP). A camera connected to the DSP locates the laser point and steers the toy tank towards it. An interface using a programmable logic device was constructed that connects the DSP to the toy tank. The internal signals in the toy tank was analyzed and a Manchester coded signal in form of a 32-bit serial code word was detected. The code word originated from the radio controller. The control interface was built around a CPLD (Complex Programmable Logic Device) which was programmed in VHDL (Very high speed integrated Hardware Description Language). The control interface recreates the signal controlling the toy tank. The interface connects the toy tank to the DSP which controls the toy tank and it’s functions to the full extent. Communication between the interface and the DSP is done via a 16 bit parallel connection. 13 of the bits are data bits and the remaining 3 are control bits that are used to set up the interface. An application was integrated in the project where the DSP is detecting a laser point. Corresponding signals to the laser points position where sent to the control interface to demonstrate the function of the interface.