O consumo de energia é uma das questões mais importantes em sistemas embarcados. Estudos demonstram que neste tipo de sistema a cache é responsável por consumir a maior parte da energia fornecida ao processador. Na maioria dos processadores embarcados, os parâmetros de configuração da cache são fixos e não permitem mudanças após sua fabricação/síntese. Entretanto, este não é o cenário ideal, pois a configuração da cache pode não ser adequada para uma determinada aplicação, tendo como consequência menor desempenho na execução e consumo excessivo de energia. Neste contexto, este trabalho apresenta uma implementação em hardware, utilizando computação reconfigurável, capaz de reconfigurar automática, dinâmica e transparentemente a quantidade de ways e por consequência o tamanho da cache de dados do processador embarcado LEON3, de forma que a cache se adeque à aplicação em tempo de execução. Com esta técnica, espera-se melhorar o desempenho das aplicações e reduzir o consumo de energia do sistema. Os resultados dos experimentos demonstram que é possível reduzir em até 5% o consumo de energia das aplicações com degradação de apenas 0.1% de desempenho / Energy consumption is one of the most important issues in embedded systems. Studies have shown that in this type of system the cache consumes most of the power supplied to the processor. In most embedded processors, the cache configuration parameters are fixed and do not allow changes after manufacture/synthesis. However, this is not the ideal scenario, since the configuration of the cache may not be suitable for a particular application, resulting in lower performance and excessive energy consumption. In this context, this project proposes a hardware implementation, using reconfigurable computing, able to reconfigure the parameters of the LEON3 processor\'s cache in run-time improving applications performance and reducing the power consumption of the system. The result of the experiment shows it is possible to reduce the processor\'s power consumption up to 5% with only 0.1% degradation in performance

Submitted by Caroline Xavier (caroline.xavier@pucrs.br) on 2017-03-21T17:12:05Z No. of bitstreams: 1 DIS_MATEUS_EUGENIO_COLET_COMPLETO.pdf: 12156753 bytes, checksum: c3a41a3399c1ec4cedbd4a7883159380 (MD5) / Made available in DSpace on 2017-03-21T17:12:05Z (GMT). No. of bitstreams: 1 DIS_MATEUS_EUGENIO_COLET_COMPLETO.pdf: 12156753 bytes, checksum: c3a41a3399c1ec4cedbd4a7883159380 (MD5) Previous issue date: 2016-08-19 / Navigation in aquatic environments is a broad topic that in recent years has received considerable attention from the community working with mobile robotics. The use of aquatic surface vehicles for inspection, mitigation and natural aquatic disasters management, boosted the search for autonomous navigation in this area. in order to perform an autonomous navigation in outdoor environments, it is necessary to identify parts of the surface that can be navigable, and this is one of the fundamental problems in this type of application. In this context, the objective of this research is to propose a method for water surfaces identification based on the blurred optical property, found in these types of environments. More specifically, computer vision was used in conjunction with neural networks to build a classifier, which has the task of distinguishing and identifying navigable aquatic surface. ln order to achieve this objective, a study on the use of several features based on color and texture of these turbid surfaces for the extraction of various attributes to generate the classifier, such as: mean, variance, entropy and energy, varying in different color channels (RGB, HSV, YUV). In order to compress all of this information it was used statistical method of principal component analysis, whose results were used as input of the artificial neural network, thus constructing the classifier. The classifier has the fundamental task of generating the navigation map that is interpreted by a state machine for decision making. All the method developed was applied and embarked in aquatic vehicle prototype at the same time the results and assessments were validated using the vehicle in real environments and different scenarios. / A navega??o em ambientes aqu?ticos ? um amplo tema de pesquisa que nos ?ltimos anos tem recebido maior aten??o da comunidade que trabalha com rob?tica m?vel. O uso de ve?culos de superf?cie aqu?tica para inspe??o, mitiga??o e gerenciamento de desastres naturais aqu?ticos, por exemplo, ajudou a impulsionar a pesquisa para navega??o aut?noma nesta ?rea. Para executar uma navega??o aut?noma em ambientes ao ar livre, ? necess?rio identificar partes da superf?cie que podem ser naveg?veis, o que ? um dos desafios deste tipo de aplica??o. Neste contexto, o objetivo deste trabalho ? apresentar um m?todo para identifica??o da superf?cie aqu?tica baseada na propriedade ?ptica turva, encontrada nestes tipos de ambientes. No desenvolvimento deste m?todo foram utilizadas t?cnicas de vis?o computacional em conjunto com redes neurais artificiais para construir um Classificador, que tem como tarefa distinguir e identificar a superf?cie aqu?tica naveg?vel. Para isto, foi realizado um estudo sobre o uso de diversas caracter?sticas baseadas na cor e textura das superf?cies aqu?ticas turvas para a extra??o de diversos atributos para treinar o Classificador, tais como: m?dia, entropia, vari?ncia e energia, variando em diferentes canais de cor (RGB, HSV, YUV). De forma a compactar todas estas informa??es foi utilizado o m?todo estat?stico de an?lise de componentes principais, e o seu resultado foi utilizado como entrada das redes neurais artificiais, construindo assim o Classificador. Este classificador tem como tarefa fundamental gerar o mapa de navegabilidade que ? interpretado por uma m?quina de estados para tomada de decis?es. Todo o m?todo desenvolvido foi embarcado em um prot?tipo de ve?culo aqu?tico ao mesmo tempo em que os resultados e avalia??es foram validados utilizando o ve?culo em ambientes reais e diferente cen?rios.

Este trabalho apresenta o projeto e arquitetura de uma plataforma para execução de Agentes com funções implementadas em hardware, tomando vantagem do uso de hardware reconfigurável. Os Agentes em hardware são implementados utilizando dispositivos FPGA (Field-programmable Gate Array). O trabalho estende trabalhos anteriores semelhantes na área, com o diferencial de adicionar suporte às funcionalidades de reconfiguração parcial do hardware, suportar aplicações que demandam alto desempenho em hardware – como processamento de sinais e imagens – e redução de recursos de hardware necessários para execução da interface em software. A plataforma proposta utiliza o framework JADE (Java Agent Development Framework), que é um dos frameworks mais populares no estado da arte de desenvolvimento de Agentes e compatível com outros frameworks de Agentes através da conformidade aos padrões FIPA (Foundation for Intelligent Physical Agents). Com o uso do JADE, a plataforma possibilita a comunicação entre Agentes com funções implementadas em hardware e Agentes puramente implementados em software dentro de um mesmo SMA (Sistema Multi-Agente). Uma funcionalidade notável do JADE é a possibilidade de migração de Agentes entre plataformas de um mesmo SMA. Através do uso da reconfiguração parcial de hardware em conjunto com o JADE, a plataforma permite a migração de Agentes de software para hardware e vice-versa, além de suportar reconfiguração de múltiplos Agentes em hardware com um único FPGA. A plataforma faz uso de um único chip através do uso de um processador soft core implementado na lógica programável. O uso deste processador é um diferencial neste trabalho, e mostra que é possível utilizar o JADE em sistemas embarcados com recursos de processamento limitados. Ou seja, em um Agente cuja principal função é implementada em hardware, basta um processador bastante simples para atuar como uma interface entre o hardware e o framework de Agentes. O uso do processador dentro do FPGA tem também o benefício de oferecer formas de acesso mais integrado ao hardware, permitindo maior desempenho na transmissão de dados ao hardware. A plataforma foi validada através de estudos de caso de Agentes com implementações em hardware e em software, incluindo um estudo de caso aplicado de processamento de imagem embarcado utilizando VANTs (Veículos Aéreos Não-Tripulados). O estudo também apresenta comparações de desempenho entre a execução dos Agentes em hardware e em outras plataformas embarcadas de prateleira. Os experimentos realizados mostram um ganho significativo de desempenho nas implementações em FPGA, especialmente considerando processamento de imagens de alta resolução, mesmo considerando que o FPGA executa em frequências consideravelmente reduzidas em comparação às outras plataformas testadas. / This work described the design and architecture of a platform for execution of Agents whose functions are implemented in hardware, by leveraging the use of reconfigurable hardware. The hardware Agents are implemented using FPGA (Field-programmable Gate Array) devices. This work extends previous similar work in this field, while adding the features of hardware partial reconfiguration, supporting applications which require high performance in hardware – such as image or signal processing – and reducing the hardware resource for the software interface execution. The proposed platform makes use of the JADE (Java Agent Development Framework) framework, which is one of the most popular frameworks in state-of-the-art Agent development, and is also compatible with other Agent development frameworks due to compliance with FIPA (Foundation for Intelligent Physical Agents) standards. With the use of JADE, the platform enables communication among Agents which are implemented in hardware and Agents purely implemented in software, inside the same MAS (Multi-Agent System). One notable feature of JADE is the possibility of migrating Agents among platforms inside a single MAS. Through the use of hardware partial reconfiguration along with JADE, the platform enables the migration of Agents from software to hardware and viceversa, in addition to supporting múltiple hardware Agents in a single FPGA. The platform makes use of a single chip, by using a MicroBlaze soft core processor implemented in programmable logic. The use of this processor is a distinction on this work, and it shows that it is possible to use JADE on embedded systems with limited processing power. That is, in an Agent whose main function is implemented in hardware, a very simple processor to act as an interface between hardware and the Agent framework is enough. The use of the soft core processor inside the FPGA also has the benefit of offering more integrated ways of accessing hardware, enabling higher performance for transferring data to hardware. The platform was validated through case studies of hardware and software Agent implementation, including a case study applied to image processing using UAVs (Unmanned Aerial Vehicles). The study also shows performance comparisons between the Agent execution in hardware and in other off-the-shelf embedded platforms. The performed experiments report a significative performance increase in the FPGA implementations, particularly in high resolution image processing, even considering that the FPGA runs in considerably lower clock frequency than the other tested platforms.

Sistemas embarcados estão presentes em inúmeras atividades realizadas diariamente, por exemplo, eles são parte integrante dos meios de transporte, encontram-se em sistemas de entretenimento como os tablets e telefones celulares e ainda podem estar dentro das pessoas, como nos usuários de marca-passo. Os sistemas embarcados são desenvolvidos em níveis de complexidade bem distintos, variando de sistemas bem simples até sistemas altamente elaborados e complexos. Essa complexidade pode ser atribuída a diversos fatores, incluindo a necessidade de poder executar múltiplas tarefas em unidades de processamento heterogêneas (baseadas em CPU, GPU, DSP e FPGAs) e atendendo aos requisitos exigidos pelos usuários. Em função do aumento da complexidade e da necessidade de manter o tempo e custo do desenvolvimento de novos sistemas embarcados baixo, uma solução que vem sendo discutida é o uso de metodologias de projetos baseadas em modelos. Estas metodologias usam o modelo como fonte principal de informação. As informações contidas nos modelos variam de acordo com o estágio de desenvolvimento do sistema: nos modelos iniciais são descritivas, simples, incompletas mas permitem realizar simulações que podem ser usadas para guiar o desenvolvimento do próprio sistema. Com o amadurecimento do projeto, mais informações são agregadas aos modelos, tornando-os mais próximos do sistema a ser implementado. Este processo reduz o nível de abstração dos modelos até o ponto que é possível gerar, entre outros artefatos, o código fonte. Neste contexto, sistemas de processamento de imagens embarcados são exemplos de sistemas complexos que fazem processamento de dados de forma intensiva. Estes sistemas são tradicionalmente desenvolvidos em um nível de abstração baixo que tipicamente incluem diagramas blocos e diagrama de estados. Para que seja possível administrar o crescente aumento da complexidade, em um baixo tempo de desenvolvimento, destes sistemas é necessário que sejam criados métodos que permitam desenvolvê-los em um nível mais alto de abstração. Além disso é necessário que existam ferramentas que auxiliem no seu desenvolvimento permitindo, entre outras coisas, aumentar o reúso dos blocos parametrizáveis do sistema e a exploração de espaço de projetos em fases iniciais do projeto para guiar o seu próprio desenvolvimento. Neste trabalho é feita uma proposta de um novo método de desenvolvimento de sistemas embarcados de processamento de imagens baseado na metodologia de engenharia dirigida por modelos. São parte integrantes do método proposto: combinar a modelagem de requisitos funcionais (usando modelagem orientada a objetos) e requisitos não-funcionais (usando modelagem orientada a aspectos); a exploração de espaço de projeto baseada em modelos para resolver o problema de alocação das tarefas nas diferentes unidades de processamento; validação funcional dos modelos; e a geração de código em linguagens de programação. O método proposto chama-se HIPAO, do inglês “Hardware Image Processing system based on model driven engineering and Aspect-Oriented modeling”. O ciclo de desenvolvimento de projeto de sistemas de processamento de imagens embarcado inicia com a coleta dos requisitos técnicos em diagramas de requisitos da linguagem SysML A especificação deste requisitos é feita através de um metamodelo para requisitos técnicos de processamento de imagens que foi desenvolvido em conjunto com o método HIPAO. Estes requisitos são transformados automaticamente em modelos independentes de plataforma (PIM) iniciais. Esta transformação é feita a partir da ferramenta HIPAO desenvolvida em linguagem Java como mecanismo de apoio ao método. Os modelos PIM iniciais evoluem de forma iterativa através da adição de informações feita de forma manual e também de forma automática através da costura ou composição de modelos. O método sugere que modelos de plataforma (PM) sejam desenvolvidos de forma semelhante ao proposto para os modelos PIM, porém sua implementação é considerada trabalho futuro e os modelos PM apresentados neste trabalho são fruto de um desenvolvimento manual. De posse dos modelos PIM e PM o método realiza uma etapa de otimização do modelo através da sua transformação (tipo modelo para texto) para um formato compatível com o framework que realiza a exploração de espaço de projetos dirigida por modelos (MD-DSE). Os modelos específicos de plataforma (PSM) são produzidos com o auxílio de informações obtidas a partir de gráficos tipo Fronteira de Pareto que são produzidos pelo framework MD-DSE que realiza a atividade de alocação das tarefas (modelo PIM) na plataforma (modelo PM) com base em algoritmos heurísticos. O ciclo de desenvolvimento do projeto se encerra com a geração de código, de forma semelhante à maioria dos métodos baseados em engenharia dirigida por modelos, a partir de modelos PSM e alguns exemplos são apresentados. Para o uso e validação do método proposto foram realizados dois estudos de caso. O primeiro é um sistema de processamento de imagens para câmeras científicas de alta resolução e alta velocidade. O segundo estudo de caso propõe o desenvolvimento de um sistema de processamento de imagens a ser integrado a um veículo autônomo não-tripulado. / Embedded systems are present in many daily activities, for example, they are found in entertainment systems such as tablets and cell phones and they could even be inside a person’s body, which is the case of a pace-maker. Embedded systems can have very distinct complexity levels, from very simple to very complex and sophisticated ones. This complexity can be attributed to many different sources, which include the need to execute multiple tasks or deploy them in heterogeneous platforms (i.e. CPU, GPU, DSP and FPGAs) while fulfilling the users requirements. In order to cope with the rising system’s complexity and the need to keep the time to market and cost low, some solutions using methodologies based on model driven engineering are being considered. These methodologies use the model as the primary source of information. The information in the model varies based on the system’s development stage: at the beginning the models are descriptive, simple and incomplete, however they enable to simulate the system at a high level which can be used to drive the system’s development. As the project evolves, more information is added to them and the models looks closer to its final system. This process reduces the models abstraction level to the point that is possible to generate many artifacts from them, such as, source code. In this context, embedded image processing systems are examples of complex systems that perform data intensive processing. These systems are traditionally developed in a low level of abstraction, which typically include block diagrams and state charts. In order to handle the rising system’s complexity, while keeping time to market low, it is necessary to develop new methods that enable these systems development at a high abstraction level. Also, it is necessary the development of new tools to support these methods enabling, among other things, increase in the design reuse of its blocks and the design space exploration at an early stage such that it could guide the systems own development. In this work it is proposed a novel design method for embedded image processing systems based on model driven engineering concepts. This method proposes the following: combine functional requirements (using object oriented modeling) and non-functional requirements (using aspect oriented modeling); perform model based design space exploration in order to tackle task allocation in platforms with multiple processing units; functional model validation; and code generation. The proposed method is called HIPAO, which stands for “Hardware Image Processing system based on model driven engineering and Aspect-Oriented modeling”. The development cycle of embedded image processing systems starts starts with the elucidation of technical requirements using SysML requirements diagram. The specification of the image processing technical requirements is done using a metamodel, which has been developed with the HIPAO method. These requirements are transformed automatically into initial platform independent models (PIM). The transformations are performed by the HIPAO tools developed using Java language. The PIM models evolve by adding new information to it, which can be done manually or in some cases automatically by model weaving or composition. The proposed method suggests that the platform models (PM) should be developed in a similar fashion as the PIM models, but this task is considered a future work therefore all PM models presented in this thesis have been developed manually. Once the PIM and PM models are available the method executes an optimization phase that includes the model transformation (model to text) that produces the information needed by the model driven - design space exploration (MD-DSE). The platform specific models (PSM) are produced based on the information presented as Pareto Fronts that are generated the the MD-DSE framework while performing task (PIM model) allocation on the platform (PM model) using heuristic algorithms. The method development cycle ends with code generation from the PSM models using model to text transformations and some examples are presented. Two case-studies were designed to validate the proposed method. The first one consists of an image processing system for high speed, high resolution scientific image sensors. The second case study consists of an image processing system that is deployed in small Unmanned Autonomous Vehicles.

Vários fabricantes estão adotando a linguagem Java para desenvolvimento de suas aplicações com intuito de diminuir custos de desenvolvimento, principalmente devido as novas funcionalidades de conexão exigidas pelo mercado.As características da linguagem Java tais como, simplicidade, portabilidade, segurança, reusabilidade e suporte, têm atraído o mercado de sistemas embarcados.Atualmente as aplicações Java podem ser executadas utilizando-se compiladores Java, Máquina Virtual Java (JVM), compiladores Just In Time (JIT) ou processadores Java. Alguns fabricantes têm unido as ferramentas de execução das aplicações Java, com o objetivo de aumentar a velocidade de execução.O objetivo deste trabalho é apresentar um estudo sobre a aplicabilidade da plataforma Java em sistemas embarcados, envolvendo as ferramentas que o mercado tem disponibilizado e apresentar um estudo de caso utilizando uma ferramenta denominada Tiny Internet Interface (TINI), fabricada pela Dallas Semiconductor, através da qual é possível desenvolver várias aplicações utilizando as interfaces serial, paralela, Ethernet, 1-Wire e Rede Controladora de Area (CAN).

Atualmente, existem disponíveis processadores embarcados de diferentes procedências e tecnologias, incorporando em suas arquiteturas, memória cache e pipeline, além de otimizações por compilador. As alternativas incluem desde microcontroladores de 8 bits até processadores de 16 e 32 bits que custam entre uma faixa de preço de até 10 dólares. Nesse contexto, a grande variedade de soluções em nível de arquitetura torna relevante a identificação de métodos apropriados para medir o desempenho de um processador, tomando por base de comparação a CPU (Central Processing Unit) de um CLP (Controlador Lógico Programável). Este trabalho procura preencher essa lacuna e tem como objetivo principal a avaliação de processadores embarcados que possam ser utilizados em novos projetos de sistemas no campo da automação de processos industriais. Nesta tese, será introduzido o princípio de funcionamento do CLP, seguido de conceitos e métodos relativos à avaliação de desempenho em sistemas microprocessados. Será discutida a métrica apresentada pelos fabricantes de CLP para fornecer o desempenho das suas CPUs. A partir do estudo estatístico em programas ladder com aplicações reais, é definida uma workload padrão consistindo de um programa em linguagem ladder utilizado como fundamento na criação de um benchmark sintético para a avaliação do desempenho dos processadores em estudo. Finalmente, são apresentados os resultados para três processadores com arquiteturas diferenciadas e as razões que propiciaram o aumento de desempenho com relação ao processador utilizado na CPU do sistema tomado como referência comparativa.

A abordagem de safety na aviação civil, por ser fortemente baseada na falha de componentes como principal causa de acidentes, influenciou a maneira como se desenvolve e certifica o software embarcado. Várias autoridades certificadoras reconhecem a norma RTCA/DO-178B como meio aceitável para certificação de software crítico embarcado na aviação civil. Nela, o software é visto como um item do componente e deve ter um nível de integridade compatível com sua função desempenhada nesse componente. Essa integridade se traduz em grau de cuidado no desenvolvimento e rigor de testes do software, ou seja, safety é endereçado de forma indireta, pois falhas de software que têm potencial de afetar safety não são explicitamente identificadas e tratadas. Essa abordagem indireta tem sido questionada e o uso de novas tecnologias no desenvolvimento de software tem exposto suas limitações. Paralelamente, a engenharia de safety amadureceu e diversas técnicas foram desenvolvidas para avaliação de safety da aeronave e seus sistemas. Esse trabalho tem como objetivo adicionar a abordagem direta de safety de software na prática corrente de desenvolvimento e certificação de software crítico embarcado em aeronaves civis. Uma abordagem direta de safety de software é capaz de complementar a prática corrente, minimizando as dificuldades que o uso de novas tecnologias tem introduzido no processo de certificação. É apresentada a prática corrente dentro do contexto de desenvolvimento e certificação da aeronave e seus sistemas, e algumas das novas tecnologias e seus impactos. Em seguida, é introduzido o modelo que adicionada abordagem direta de safety de software. Finalizando, são identificados os benefícios desse modelo em relação às novas tecnologias apresentadas, e feita descrição de casos reais e de trabalhos da comunidade da aviação civil e acadêmica para fornecer evidências que dão suporte ao modelo apresentado.

Esta tese apresenta uma proposta de sistema de arquitetura com redundância de hardware do tipo ativa visando deixar o sistema com maior robustez à presença de falhas no sistema e aumentando a confiabilidade, tendo como foco aplicações em sistemas embarcados. São descritos os procedimentos e arquitetura, sendo efetuada uma implementação em bancada utilizando a proposta de arquitetura deste trabalho com o objetivo de fazer a validação de conceitos. Serão apresentados resultados teóricos e práticos que foram obtidos, onde foi observado o correto gerenciamento do sistema redundante. Os procedimentos adotados pelo sistema diante a inserção de falhas foram satisfatórios, sendo condizentes com os resultados teóricos esperados. Para tornar mais visível e compreensível as atividades nos sub-sistemas, será apresentada a modelagem utilizando redes de Petri, onde são modeladas inserções de falhas e procedimentos do gerenciamento da redundância.

Nas últimas duas décadas, muitos sistemas embarcados de tempo real vêm se utilizando de arquiteturas, modelos e técnicas como a análise estruturada. As ferramentas de ambientes integrados de engenharia de software ajudada por computador (I-CASE-E) não vêm sendo utilizadas de maneira apropriada, a modelagem dos sistemas ainda é vista como um projeto separado e os testes vêm sendo executados somente em fases posteriores do ciclo de desenvolvimento. Este trabalho de pesquisa propõe uma Arquitetura de Software para Sistemas Embarcados de Tempo Real, denominada ASSETRE, bem como um método para a aplicação da arquitetura denominado MAASSETRE. Neste contexto, concebeu-se a ASSETRE, como uma possível solução para as principais dificuldades existentes e inerentes às abordagens tradicionais de desenvolvimento de sistemas de software embarcado de tempo real. A arquitetura proposta baseia-se nas Modelagens UML, SysML, MDD/MDA, nos Processos como RUP e ROPES, e nas ferramentas de I-CASE-E de desenvolvimento e testes até o nível de sistema operacional. Durante a pesquisa, a partir do momento em que ficou claro que a aplicação da ASSETRE não se tratava somente de um conjunto de boas práticas, mas sim de um método definido e caracterizado por um conjunto de aplicações de conceitos técnicos e/ou científicos, identificou-se nove passos que compõem o MAASSETRE. A verificação da aplicação da arquitetura e do método propostos foi realizada por meio de um Estudo de Caso. Ele envolveu o desenvolvimento de um protótipo de sistema de software embarcado de tempo real, denominado Item de Configuração de Software de Computador - ICSC de Determinação e Controle de Atitude (IDECA), para um satélite, e cinco experimentos. Neles, aplicou-se a arquitetura (ASSETRE), o método (MAASSETRE), as métricas de Halstead, de Linhas de Código e Comentário, Complexidade Ciclomática, e algumas Análises em Tempo de Execução, como Utilização de Memória, Perfil de Desempenho e Cobertura de Código.

This thesis presents a very efficient and simple approach to native code generation and dynamic code loading for the RTOS RTEMS on the Blackfin architecture. The whole solution is intended for PLCs implementing the IEC 61131-3 standard. The second part of the solution, native code loading on RTEMS, is also usable for code updates in satellite applications. For the code generation modern parser generator tools have been used to implement a language translator from Instruction List to C language. The generated C language is then feed to the freely distributable GCC compiler which generates efficient native code. This native code is later on loaded and executed on a Blackfin CPU. The execution environment RTEMS has been ported to the Blackfin architecture. RTEMS is a hard real-time operating system which has been widely used in space applications. For the dynamic loading and linking of the native code 2 different loaders have been evaluated and compared. Those loaders are of special interest for satellite applications because they allow for much faster software update over slow communication links. The final systems achieves a speedup of approximately 4 compared to a traditional interpreted IEC 61131-3 system.